「circuit analysis method」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The circuit simulation device 10 comprises an analysis selection part 223 selecting either of direct method and repetitive method as a solution determination method for a coefficient matrix corresponding to a circuit equation of an analysis object circuit; and analysis processing parts 224 and 225 finding a solution to the coefficient matrix by the selected solution determination method.例文帳に追加

本発明による回路シミュレーション装置１０は、直接法と反復法のいずれかを、解析対象回路の回路方程式に対応する係数行列の求解方法として選択する解析選択部２２３と、選択された求解方法によって係数行列の解を求める解析処理部２２４、２２５とを具備する。 - 特許庁

To provide an analysis device for a semiconductor integrated circuit which restrains increase in time required for analyzing the influence of crosstalk caused by increase in analysis conditions when overlapping of timing windows is investigated, and also provide an analysis method for a semiconductor integrated circuit.例文帳に追加

タイミングウィンドウの重なりを調査する解析条件の増加によるクロストークの影響の解析に要する時間の増大を抑制する半導体集積回路の解析装置及び解析方法を提供する。 - 特許庁

In this analysis method, each path in an object circuit is modeled as a series circuit in which cells in the path are serially connected.例文帳に追加

本解析手法では、対象回路内の各パスを、パス内のセルが直列に接続された直列回路としてモデル化する。 - 特許庁

To provide a method and an apparatus for SSO (Simultaneous Switching Output) noise analysis which can reduce a circuit scale of a package model without reducing the analysis accuracy of SSO noise.例文帳に追加

ＳＳＯノイズの解析精度を落とさずにパッケージモデルの回路規模を削減できるＳＳＯノイズ解析方法及び装置を提供する。 - 特許庁

METHOD AND SYSTEM FOR CIRCUIT CONSTANT COMPENSATION, COMPENSATION ELEMENT, SYSTEM AND METHOD FOR ELECTROMAGNETIC FIELD ANALYSIS, AND RECORD MEDIUM例文帳に追加

回路定数補正方法，回路定数補正装置，補正素子，電磁界解析装置，電磁界解析方法，記録媒体 - 特許庁

A circuit simulation method calculates the simultaneous equation by using the Newton's method (step S14) to perform DC operation point analysis.例文帳に追加

回路シミュレーション方法は、ニュートン法を用いて連立方程式を計算し（ステップＳ１４）、ＤＣ動作点解析を行う。 - 特許庁

To improve the analysis precision of a circuit with respect to a simulation method and program.例文帳に追加

本発明は、シミュレーション方法及びプログラムに関し、回路の解析精度を向上することを目的とする。 - 特許庁

METHOD AND COMPUTER PROGRAM PRODUCT FOR EXECUTING FAILURE MODE AND EFFECT ANALYSIS OF INTEGRATED CIRCUIT例文帳に追加

集積回路の故障モード・影響分析を実行するための方法、およびそのためのコンピュータプログラム製品 - 特許庁

To provide an accurate and efficient power supply voltage fluctuation analysis method which reduces analysis time for seeking a power supply voltage fluctuation due to a circuit operation regarding a semiconductor integrated circuit.例文帳に追加

半導体集積回路に対してその回路動作による電源電圧変動を求める解析時間を短縮し、正確で効率の良い電源電圧変動解析方法を提供する。 - 特許庁

To provide a timing analysis device and a timing analysis method that can increase the accuracy of timing verification and can speed up a logic circuit.例文帳に追加

タイミング検証の精度を向上できるとともに、論理回路の高速化を図ることができるタイミング解析装置及びタイミング解析方法を提供すること。 - 特許庁

To provide a supply voltage variation analysis method, a supply current variation analysis method, a supply voltage variation analysis device and a supply current variation analysis device that can quickly and precisely analyze even a large-scale semiconductor integrated circuit.例文帳に追加

大規模な半導体集積回路に対しても短時間、且つ、高精度な解析を行い得る電源電圧変動解析方法、電源電流変動解析方法、電源電圧変動解析装置、及び電源電流変動解析装置を提供することにある。 - 特許庁

To provide a timing analysis method capable of eliminating weak points caused by conventional circuit design and considering crosstalk.例文帳に追加

従来の回路設計に伴う欠点を除去するクロストークを考慮したタイミング分析方法を提供すること。 - 特許庁

To provide a variation analysis device and variation analysis method which are capable of analyzing efficiently distribution of circuit characteristics with the minimum number of times of circuit simulation in accordance with accuracy required by a designer.例文帳に追加

設計者所望の精度に対して、必要最小限の回路シミュレーション回数で効率的に回路特性の分布を解析できるばらつき解析装置およびばらつき解析方法を提供する。 - 特許庁

Therefore, the circuit cooperation analysis method realizes a circuit cooperation analysis in a low frequency area requiring no consideration of a displacement current, with respect to a circuit model where an arbitrary impedance and a current source or a voltage source are arranged between conductors.例文帳に追加

したがって、変位電流を考慮する必要のない低周波の領域において、導体間に任意のインピーダンスや電流源もしくは電圧源を配置した回路モデルについての回路連携解析を行うことが可能となる。 - 特許庁

DEVICE AND METHOD FOR CIRCUIT ANALYSIS, AND COMPUTER- READABLE RECORDING MEDIUM WITH PROGRAM MAKING COMPUTER IMPLEMENT THE METHOD RECORDED THEREON例文帳に追加

回路解析装置、回路解析方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

An authentication operation is performed by a method corresponding to a header analysis result in the authentication circuit 31 and when the authentication data are encrypted, the encrypted data are decoded by a method corresponding to the header analysis result in the encryption/decryption circuit 32.例文帳に追加

認証回路３１においてヘッダ解析結果に対応した方法で認証演算を行い、暗号化されている場合は暗号／復号回路３２においてヘッダ解析結果に対応した方法で暗号化データを復号する。 - 特許庁

To provide a failure analysis method for a logic circuit which identifies the failure on a scan chain without requiring an additional circuit in a conventional scan design.例文帳に追加

通常のスキャン設計において、追加回路を必要とせずにスキャンチェーン上の故障箇所を特定する論理回路の故障解析方法を提供する。 - 特許庁

The wiring analysis method for an integrated circuit analyzes wiring of an integrated circuit including a hard macro cell by a computer device.例文帳に追加

本実施の形態に係る集積回路の配線解析方法は、コンピュータ装置により、ハードマクロセルを含む集積回路の配線解析を行う方法である。 - 特許庁

To provide a cooperation analysis simulation device which makes the modeling of electronic circuit components and their connection parts easy and accurately reproduces a return path, and to provide a cooperation analysis simulation method and a cooperation analysis simulation program.例文帳に追加

電子回路部品及び接続部のモデル化が容易で、リターンパスを正確に再現できる連携解析シミュレーション装置、連携解析シミュレーション方法、及び連携解析シミュレーションプログラムを提供することを課題とする。 - 特許庁

To provide an antifraud method against an attack by the physical signature analysis of an integrated circuit processing secret data.例文帳に追加

秘密データを処理する集積回路の物理的シグネチャ解析による攻撃に対して不正防止方法を提供する。 - 特許庁

To provide a method, a system, and an apparatus for operating a picosecond imaging circuit analysis (PICA)/high-current source system.例文帳に追加

ピコ秒イメージ化回路解析（ＰＩＣＡ）／高電流源システムを動作させる方法、システムおよび装置を提供すること。 - 特許庁

In the method and system for analyzing the electric circuit to be analyzed, the method and the system for analyzing the electric circuit which perform analysis by using an electric circuit modem constituted by compensating the electric circuit corresponding to the coarsening states of the wiring interface in the electric circuit including the wiring are provided.例文帳に追加

電気回路の解析方法にあっては、配線を含む電気回路における配線界面の粗化状態に対応して電気回路を補正した電気回路モデルを用いて解析することを特徴とする電気回路の解析方法び解析システムを提供する。 - 特許庁

To provide a failure analysis method capable of easily recognizing power supply drop occurrence part in a semiconductor integrated circuit.例文帳に追加

半導体集積回路内の電源ドロップ発生箇所を、容易に確認することができる不良解析方法を提供する。 - 特許庁

Because detail analysis using the S-parameter is performed in an region such as a high frequency circuit requiring high accurate analysis, and lattice size is enlarged and the analysis is performed using FD-TD method in a region such as an antenna or a case having radiation, calculation period required for the electromagnetic field analysis can be reduced.例文帳に追加

高周波回路等の高精度の解析が必要な領域はＳパラメータを用いて詳細に解析を行い、アンテナや筐体などの放射を伴う領域は格子サイズを大きくしてFD-TD法等を用いて解析を行うため、電磁界解析に要する演算時間を短縮できる。 - 特許庁

To provide a power consumption analysis method and program for optimizing the architecture of a circuit in an RTL design stage of a circuit development procedure.例文帳に追加

本発明は、消費電力解析方法及びプログラムに関し、回路の開発手順のRTL設計段階での回路のアーキテクチャの最適化を可能とすることを目的とする。 - 特許庁

To provide an integrated circuit and circuit integrating method which increase the security by suppressing a structure analysis and an unauthorized information read by a 3rd person.例文帳に追加

第三者による構造解析及び不正な情報読み出しを抑制することによりセキュリティーが高められた集積回路と回路集積方法を提供する。 - 特許庁

To provide a test system, a semiconductor integrated circuit, and a test method, capable of easily performing failure analysis of a semiconductor integrated circuit based on a signature.例文帳に追加

シグネチャに基づいて、半導体集積回路の故障解析を容易に行うことができるテストシステム、半導体集積回路及びテスト方法を提供すること - 特許庁

METHOD OF TROUBLE ANALYSIS USING LOGIC CIRCUIT DIAGRAM AND LAYOUT DIAGRAM COMPOSED OF ONLY NET LIST OF TROUBLE- TRANSMISSION ESTIMATED ROUTE IN SEMICONDUCTOR DEVICE例文帳に追加

半導体装置の故障伝搬推定経路のみのネットリストからなる論理回路図及びレイアウト図を用いた故障解析方法 - 特許庁

To provide a timing analysis method, a timing analysis program and a timing analysis device for statistically handling the variance of elements comprising a semiconductor integrated circuit, and for performing timing verification under suitable conditions excluding excess variance.例文帳に追加

半導体集積回路を構成する素子のばらつきを統計的に扱い過剰なばらつきを含まない好適な条件でタイミング検証を行なうことが可能なタイミング解析方法、タイミング解析プログラム、およびタイミング解析装置を提供すること。 - 特許庁

To provide a noise analysis system and a noise analysis method for automatically detecting a position having risk of generating malfunction due to cross talk noise on a layout pattern of a large-scale integrated circuit.例文帳に追加

大規模集積回路のレイアウトパターンについて、自動的にクロストークノイズによる誤作動が発生する危険性がある箇所を検出するノイズ解析システム、及びノイズ解析方法を提供する。 - 特許庁

To provide a model creation method capable of creating a model for obtaining an analysis result, on which the shape of a via clearance hole provided on a circuit board is reflected, as the model creation method for analysis of noise caused by a power supply conductor or the like of a multilayer circuit board.例文帳に追加

多層構造の回路基板の電源導体等によるノイズ解析用のモデル作成方法として、当該回路基板に設けられるビア逃げ穴の形状を反映した解析結果が得られるモデルの作成を可能とするモデル作成方法を提供することを課題とする。 - 特許庁

To provide a semiconductor device along with a defect analyzing method for LSI using the same capable of detecting, at high sensitivity, failure of a contact plug which is specific to the logic circuit of a defect analysis LSI, with the defect analysis LSI having the logic circuit periodically manufactured.例文帳に追加

ロジック回路を有する不良解析用LSIを定期的に製造し、不良解析用LSIのロジック回路特有のコンタクトプラグの不良を、高感度に検出することができる半導体装置及びこれを用いたLSIの不良解析方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit having a test response analysis circuit, capable of controlling increase in area and increase in the data required for the test, and to provide a method for testing delay fault which uses the circuit.例文帳に追加

本発明は、面積の増大を抑え、テストに必要なデータの増大も抑えることが可能なテスト応答解析回路を有する半導体集積回路及びそれを用いた遅延故障テスト方法を提供する。 - 特許庁

To provide a display method of data for analyzing the cause of an error generated in a logic circuit which can grasp the connectional relation in a logic circuit easily in a short time when a trouble analysis of a semiconductor integrated circuit is executed.例文帳に追加

半導体集積回路の故障解析において、短時間で容易に論理回路の接続関係を把握することができ、論理回路のエラーの発生原因を解析するためのデータの表示方法を提供する。 - 特許庁

To provide a method of forming a substrate model which enables potential variation analysis of an integrated circuit substrate for large-scale integrated circuits and an analyzing method and apparatus, using the same.例文帳に追加

大規模な集積回路の集積回路基板の電位変動解析を可能にする基板モデルの作成法，及びそれを用いた解析法及び装置を提供する。 - 特許庁

To provide a data encryption method, a data decoding method and an integrated circuit capable of effectively preventing illegal analysis of data to be transmitted to a bus.例文帳に追加

バスに伝送するデータが不正に解析されることを効果的に防止できるデータ暗号化方法，データ復号化方法および集積回路を提供することを目的とする。 - 特許庁

In searching power source noise characteristics, a method to perform circuit analysis is selected by using an equivalent circuit model so that it is possible to precisely and quantitatively derive the power source noise characteristics.例文帳に追加

電源ノイズ特性を求める際に、等価回路モデルを用いて回路解析する手法を選択することにより、電源ノイズ特性を精度良く定量的に導出することが可能である。 - 特許庁

To provide a logically simulating method which enables an easy analysis by the back trace of a circuit when a timing error occurs in each cell in simulation of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のシミュレーションにおいて、各セルでタイミングエラーが発生した場合に、容易に回路のバックトレースによる解析を行うことができる論理シミュレート方法を提供すること。 - 特許庁

To provide a method which enables the prediction of EMI easily without depending on an equation analysis regarding the radiation of electromagnetic noise from a printed circuit board.例文帳に追加

プリント基板からの電磁波ノイズの放射に関して方程式解析に依存しないで容易にＥＭＩ予測が可能な方法を提供する。 - 特許庁

To provide an operating point analysis method for a permanent magnet and an analysis program such that the relation between the magnetic flux density B and magnetic field H of a magnetic circuit and the permeance coefficient of an operating point of the permanent magnet is easily grasped.例文帳に追加

磁気回路の磁束密度Ｂ及び磁界Ｈと永久磁石の動作点のパーミアンス係数との関係を把握しやすい、永久磁石の動作点解析方法及び解析プログラムを提供する。 - 特許庁

To provide a semiconductor integrated circuit and an error analysis method, providing information of an error occurrence source in a high-speed serial interface such as PCIe.例文帳に追加

本発明は、ＰＣＩｅ等の高速シリアルインターフェイスにおけるエラー発生源の情報を提供する半導体集積回路及びエラー解析方法に関する。 - 特許庁

To provide a system and a method for statistical or a probabilistic static timing analysis of a digital circuit, taking into account a statistical delay variation.例文帳に追加

統計的な遅延変動を考慮した、デジタル回路の統計的または確率的な静的タイミング解析のためのシステムおよび方法を提供すること。 - 特許庁

To provide a semiconductor integrated circuit and an inspection method for highly precisely acquiring the status signals of a plurality of modules necessary for debugging analysis.例文帳に追加

本発明は、デバッグ解析に必要な複数のモジュールのステータス信号を高精度に取得する半導体集積回路及び検査方法に関する。 - 特許庁

To provide a high-speed and high-precise semiconductor integrated circuit timing analysis method capable of accurately reflecting the influence of coupling capacity between wirings.例文帳に追加

配線間のカップリング容量の影響を正確に反映することができる高速で高精度な半導体集積回路のタイミング解析方法を提供する。 - 特許庁

A method and a system for simulating circuit reliability determine fluctuations in element parameters of a thin film transistor after the thin film transistor operates for a fixed period of time, and then obtain an operation timing waveform according to the fluctuations in order to add circuit reliability analysis to circuit simulation.例文帳に追加

該方法及びシステムは、一定期間動作後の薄膜トランジスタの素子パラメータの変動を演算し、該変動に応じて、回路シミュレーションに回路信頼性解析を追加するために、オペレーションタイミング波形を演算する。 - 特許庁