「clock frequency」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

To provide a semiconductor disk controller capable of operating with a drive clock having an optimum frequency in data exchange.例文帳に追加

データ交換の際に最適周波数を有する駆動クロックで動作しうる半導体ディスク制御装置を提供する。 - 特許庁

The frequency dividing circuit is reset by the pit synchronization signals and adjusts the phase of the second clock signals CK2.例文帳に追加

分周回路はピット同期信号によってリセットされ、第２クロック信号ＣＫ２の位相を調整することができる。 - 特許庁

The incremental value is variable according to a processor clock frequency and adjustable under hardware and/or software control.例文帳に追加

増分値はプロセッサ・クロック周波数に応じて可変であり、ハードウエアおよび／またはソフトウエア制御の下で調整可能である。 - 特許庁

The 1st microcomputer 10 continuously transmits a serial communication clock SCLK to the 2nd microcomputer 20 at a prescribed frequency.例文帳に追加

第２のマイコン２０には、第１のマイコン１０から一定周期でシリアル通信クロック（ＳＣＬＫ）が連続送信される。 - 特許庁

FPGA 92 calculates the frequency, cycle, and duty ratio of the input clock signals CLK1, CLK2 (S32).例文帳に追加

ＦＰＧＡ９２は、入力されたクロック信号ＣＬＫ１，ＣＬＫ２の周波数、周期、Ｄｕｔｙ比を算出する（Ｓ３２）。 - 特許庁

To actualize a digital PLL circuit which operates with a reference clock of low frequency and can accurately make a phase comparison.例文帳に追加

周波数の低い基準クロックで動作し、かつ位相比較を正確に実施できるデジタルＰＬＬ回路を実現する。 - 特許庁

Consequently, a normal PWM waveform can be output also when the frequency of a clock signal is low.例文帳に追加

従って、クロック信号の周波数が低周波数の場合にも、正常なＰＷＭ波形を出力することができる。 - 特許庁

As a result, the synchronization with the media transmitting set 1 can be spuriously attained without changing the frequency of the clock.例文帳に追加

これにより、クロックの周波数を変更することなく、メディア送信装置１との同期を擬似的に図ることができる。 - 特許庁

Also, after a command processing is ended, the clock of the absolute minimum frequency is generated and supplied to the host interface 2.例文帳に追加

また、コマンド処理の終了後には、必要最低限の周波数のクロックを生成してホストインターフェース２に供給する。 - 特許庁

To perform a stable switching operation even when the frequency of a multiphase clock signal to be inputted is increased.例文帳に追加

入力される多相クロック信号の周波数が高くなった場合にも安定した切り替え動作を行うようにする。 - 特許庁

To efficiently reduce the unnecessary radiation of a frequency three times as much as that of a clock signal supplied to a synchronous DRAM.例文帳に追加

シンクロナスＤＲＡＭに供給されるクロック信号の３倍の周波数の不要輻射を効率良く低減させる。 - 特許庁

To carry out proper control of an operation clock frequency to achieve less power consumption in a battery-driven portable electronic device.例文帳に追加

電池駆動の携帯電子装置で、動作クロック周波数の適切な制御を行い、低消費電力化を図る。 - 特許庁

A voltage-controlled oscillator 30 outputs a clock of a frequency depending on the voltage generated by the LPF 20.例文帳に追加

電圧制御発振器３０は、ＬＰＦ２０により生成された電圧に応じた周波数のクロックを出力する。 - 特許庁

In the case of placing the antenna 1 under a strong magnetic field, though the resonance frequency varies to a high frequency side, since signal strength becomes high and reception sensitivity is secured, the operation of the radio-frequency clock is not disturbed.例文帳に追加

このアンテナ１を強磁界下に置いた場合には共振周波数は高周波数側に変動するが、その一方で信号強度は大になって受信感度が確保されるので、電波時計の動作には支障がない。 - 特許庁

Furthermore, this random pulse train generating circuit is provided with feedback paths (15, 16, 17) which frequency-divide the outputted random pulse train, and change a reference voltage Vref in a range which does not exceed a predetermined value or a clock frequency in a sample/hold time according as the frequency is high or low.例文帳に追加

さらに、出力されるランダムパルス列を分周し、その周波数の高低に応じて所定値を越えない範囲の基準電圧Ｖref やサンプルホールド時のクロック周波数を変化させる帰還路(15,16,17)を備える。 - 特許庁

An oscillation circuit 80 generates an oscillation signal based on the oscillation frequency of a crystal oscillator 81, and a frequency-dividing circuit 90 generates a sampling clock CKs whose duty rate is 1/8 by frequency- dividing the oscillation signal.例文帳に追加

発振回路８０は水晶振動子８１の振動周波数に基づいて発振信号を生成し、分周回路９０は発振信号を分周して１／８のデューティ比を有するサンプリングクロックＣＫｓを生成する。 - 特許庁

A wait request circuit receives information representing the frequency of the modulated clock signal and generates a wait request signal to an external bus interface when the information shows that the information represents a frequency higher than a reference frequency.例文帳に追加

ウエイト要求回路は、変調クロック信号の周波数を表す情報を受け、この情報が基準周波数より高いことを示すときに、外部バスインタフェースに対するウエイト要求信号を発生する。 - 特許庁

To provide a PLL circuit that can easily shift to a lock state and cope with a sampling frequency over a range wider than a conventional range without extending a clock frequency width more than a conventional lock frequency width.例文帳に追加

容易にロック状態へ移行することができ、また、ロック周波数幅を従来のものより広げることなく、しかも、従来より広い範囲のサンプリング周波数に対応できるＰＬＬ回路を提供する。 - 特許庁

An image pickup device 102 inputs the clock from the oscillator, changes a blanking period in a vertical direction, and thereby, changes the frame frequency to the frame frequency different from the frame frequency of the NTSC system.例文帳に追加

撮像素子１０２は、前記発振器からの同クロックを入力し、垂直方向のブランキング期間を変更することで、フレーム周波数をＮＴＳＣ方式のフレーム周波数から外れたフレーム周波数とする。 - 特許庁

Then, only when the external apparatus is connected, the MPU 10 starts the external oscillation circuit 14 which has a high oscillation frequency and high frequency accuracy and operates by a clock frequency of the external oscillation circuit 14.例文帳に追加

そして、外部機器が接続された場合にのみ、ＭＰＵ１０は、発振周波数が高くて周波数精度も高い外部発振回路１４を起動させ、外部発振回路１４のクロック周波数で動作する。 - 特許庁

Thus, if the difference of a frame frequency is replaced with the difference of the number of pixels to convert into an image whose frame frequency is the same and whose number of pixels is different, the signals have the same frame frequency and can be processed with the same clock.例文帳に追加

このように、フレーム周波数の違いを、画素数の違いに置き換えるようにし、フレーム周波数が同一で画素数が異なる画像に変換すれば、同一のフレーム周波数となり、同一のクロックで処理できる。 - 特許庁

By turning the frequency of a switching clock for turning a switching element inside the power supply circuit ON/OFF to the frequency higher than the frequency of the continuous wave transmission signals, the noise is prevented from being generated in the ultrasonic diagnostic images.例文帳に追加

電源回路内のスイッチング素子をＯＮ／ＯＦＦするためのスイッチングクロックの周波数を連続波送信信号の周波数よりも高い周波数にすることで波診断画像にノイズが発生しないようにする。 - 特許庁

The transmissivity of a waveguide is frequency-dependent and shows a minimum at a frequency interval f, so that a clock frequency f component of the light data pulse train is restrained, and an f/m component is effectively extracted.例文帳に追加

光導波路の透過率は周波数間隔ｆで極小値を持つ周波数依存性を有するため、光データパルス列はクロック周波数ｆの成分が抑制されてf/m の成分が効果的に取出される。 - 特許庁

A reference counter 18 generates time information on the basis of a clock having a frequency frequency-divided by the variable digital frequency-divider circuit 24, so as to feedback the time information to the phase comparator 13.例文帳に追加

また、基準カウンタ１８は、可変デジタル分周回路２４により分周された周波数を有するクロックに基づいて時間情報の生成を行い、時間情報を位相比較器１３にフィードバックさせている。 - 特許庁

To provide a frequency monitoring circuit for a network synchronizer for preventing an input of a DP-PLL (digital processing type phase synchronization) in an abnormal frequency if a failure occurs in a frequency of an external clock signal.例文帳に追加

外部クロック信号の周波数に異常が起きた場合に、異常な周波数でＤＰ−ＰＬＬ（デジタル処理型位相同期）回路に入力することを防止する網同期装置用周波数監視回路を提供する。 - 特許庁

To provide a frequency multiplier for generating a clock signal having a frequency as high as possible according to the frequency of a signal inputted from the outside by bringing out the performance of a PLL to its maximum by using a simple configuration.例文帳に追加

簡易な構成によりＰＬＬの性能を最大限引き出し，外部からの入力信号の周波数に応じて極力高い周波数のクロック信号を生成する周波数逓倍装置を提供すること。 - 特許庁

The periodical pattern of a beat noise to be superimposed on image data is predicted by using an imaging clock frequency and the number of clocks of a horizontal synchronizing signal from a frequency having the possibility of being interfered with from a driving frequency of a circuit.例文帳に追加

回路の駆動周波数から干渉する可能性のある周波数より撮像クロック周波数、水平同期信号のクロック数を使って画像データに重層されるビートノイズの周期パターンを予測する。 - 特許庁

The rate multi-prescaler 1 divides the source oscillation clock supplied from the oscillation circuit 100 at a frequency rate based upon a frequency-division set value among multiple frequency division rates corresponding to the number of constitution bits of the rate multi-prescaler 1.例文帳に追加

レートマルチ・プリスケーラ１は、発振回路１００から供給された原振クロックを、レートマルチ・プリスケーラ１の構成ビット数に応じた複数の分周比のうち分周設定値に基づく分周比でもって分周する。 - 特許庁

Since the oscillator 115 is provided with a variable capacitance diode for changing the frequency of the clock signal in accordance with electric capacitance, the frequency of the clock signal is adjusted by changing the electric capacitance of the variable capacitance diode by the command from the MC 114 at the time of judging that the frequency of the radiated radio wave is included within the frequency band of the sound signal.例文帳に追加

クロック信号周波数の調整は、電気容量に応じてクロック信号周波数を変えるための可変容量ダイオードをクロック発振器が備えることにより、輻射される電波の周波数が音声信号の周波数帯域内と判定したとき、マイコンからの指令により可変容量ダイオードの電気容量を変えることにより行う。 - 特許庁

To make the variable width of an oscillation frequency small without depending on the dispersion of an oscillation frequency of a clock signal when the oscillation frequency is changed so as to prevent higher harmonics of the clock signal to be used in data processing from being included in a frequency band used in radio reception in a radio terminal device having a data processing function in addition to a voice call communication function.例文帳に追加

音声通話機能に加えてデータ処理機能を有する無線端末装置において、データ処理に使用するクロック信号の高調波が無線受信で使用している周波数帯に含まれないよう発振周波数を変える際に、クロック信号の発振周波数のバラツキによらず発振周波数の可変幅を小さくする。 - 特許庁

When the processing mode or the interrupt of the CPU 20 is detected in a frequency mode setting circuit 101, the frequency mode correspondent to the detected processing mode or interrupt is retrieved from the storage circuit 103, and a clock signal CLK of a prescribed frequency according to the retrieved frequency mode is generated in a clock generation circuit 102.例文帳に追加

周波数モード設定回路１０１においてＣＰＵ２０の処理モードや割り込みが検出されると、検出された処理モードや割り込みと対応づけられた周波数モードが記憶回路１０３から検索され、検索された周波数モードに応じた所定周波数のクロック信号ＣＬＫがクロック発生回路１０２において生成される。 - 特許庁

A frequency setting value for changing the frequency of a clock signal oscillated from an oscillation circuit 13 is stored in the nonvolatile memory 15 provided outside an LSI, when the frequency setting value is read from a clock signal with the initially set frequency oscillated from the oscillation circuit 13, it is stored in a dummy register 11.例文帳に追加

ＬＳＩの外部に設けられた不揮発性メモリ１５に、発振回路１３から発振されるクロック信号の周波数を変更するための周波数設定値が記憶されており、その周波数設定値が、発振回路１３から発振される初期設定された周波数のクロック信号によって読み出されると、ダミーレジスタ１１に格納される。 - 特許庁

To provide a clock-switching circuit which solves a system trouble by the drift/slip detection, in the event of a frequency failure in an input clock in a transmission system having a redundant structure.例文帳に追加

冗長構成の伝送システムにおいて、入力クロックに周波数異常が生じた場合のドリフト／スリップ検出によるシステム障害を解決するクロック切替回路を提供する。 - 特許庁

A phase of a divided frequency of the reference clock is corrected (S408), the corrected reference clock is output (S409), and synchronization processing of a frame predetermined is performed (S410).例文帳に追加

分周された基準クロックの周波数の位相を補正し（Ｓ４０８）、補正された基準クロックを出力し（Ｓ４０９）、あらかじめ定めたフレームの同期処理を行う（Ｓ４１０）。 - 特許庁

To be concrete, it rewrites the register of a CCD drive pulse generating circuit into one for mode 2, changes the multiple of a reference clock setter 302, and generates a reference clock of frequency f2.例文帳に追加

具体的には、ＣＣＤ駆動パルス生成回路のレジスタをモード２用に書き換え、基準クロック設定部３０２の逓倍数を変更し、周波数ｆ_2の基準クロックを生成する。 - 特許庁

When the frequency of the clock signal S21 is changed during imaging an object, the clock signal generating section 101 outputs switching information S102 to the imaging section 40.例文帳に追加

被写体の撮像中にクロック信号Ｓ２１の周波数が切り換わった際、クロック信号発生部１０１から撮像部４０に対して、切り換わり情報Ｓ１０２が出力される。 - 特許庁

The phase comparator 22 obtains the phase difference between the reference clock signal outputted by the reference oscillator 12 and the clock signal outputted by the variable frequency divider 28, and outputs a phase difference signal.例文帳に追加

位相比較器２２は、基準発振器１２の出力した基準クロック信号と可変分周器２８の出力したクロック信号との位相差を求めて位相差信号を出力する。 - 特許庁

The step-down means 140 generates a predetermined negative voltage by accumulating negative charge to a capacitor at a speed depending on the frequency of the clock signal selected by the clock selection means 130.例文帳に追加

降圧手段１４０は、クロック選択手段１３０で選択されたクロック信号の周波数に応じた速度で負電荷をキャパシタに蓄積して所定の負電圧を生成する。 - 特許庁

The counter clock is divided using a frequency divider 5, ramp wave is generated by a DAC 2 based on the divided counter clock, and after blunting the ramp wave by a LPF 7, input in a comparator 8.例文帳に追加

分周器５を用いてカウンタクロックを分周し、分周したカウンタクロックに基づいてＤＡＣ２でランプ波を生成し、ランプ波をＬＰＦ７で鈍らせた後に、コンパレータ８に入力する。 - 特許庁

To easily generate a new clock signal with a fixed cycle time from a clock signal obtained by dividing a rational-number frequency without necessity of larger circuit area or large power consumption.例文帳に追加

有理数分周して得られたクロック信号から、サイクル時間が一定の新たなクロック信号を、大きな回路面積や多くの消費電力を必要とすることなく、容易に生成する。 - 特許庁

The clock signal supply means also switches a frequency of at least part of the clock signals supplied to the packet relaying means, to a plurality of different values.例文帳に追加

さらに、クロック信号供給手段は、パケット中継手段に対して供給されるクロック信号のうちの少なくとも一部の信号の周波数を、複数の異なる値に切り換え可能である。 - 特許庁

To provide a display controller capable of preventing malfunction in a display panel operating in synchronization with a display clock signal even when the frequency of the display clock signal is dynamically switched.例文帳に追加

表示用クロック信号の周波数を動的に切り換えても、表示用クロック信号に同期して動作する表示パネルにおける誤動作を防止できる表示コントローラを提供する。 - 特許庁

A reference clock 5 having the same frequency as the data rate of the input data 4 or the output clock of the VCO 12 is input into the G-VCO 13 as an injection signal 9.例文帳に追加

入力データ４のデータレートと等しい周波数の参照クロック５またはＶＣＯ１２の出力クロックは、注入信号９としてＧ−ＶＣＯ１３に入力される。 - 特許庁

To provide a semiconductor circuit device for making it unnecessary to synchronously arbitrate an interface between a block synchronizing with a source clock and an integrated circuit part operating with a frequency different from the source clock.例文帳に追加

ソースクロックに同期するブロックと、ソースクロックと異なる周波数で動作する集積回路部とのインターフェースを同期調停することが不要となる半導体回路装置の提供。 - 特許庁

When an optical disc 1 is a DVD-R/W, in a first loop A, a divided clock of an oscillating clock for a voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

光ディスク１がＤＶＤ−Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁