「clock frequency」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

A master circuit 10 comprises a differential amplification circuit 10a for taking in an output of the frequency division circuit in response to a clock CK+ and a latch circuit 10b for holding an output of the differential amplification circuit during a clock period.例文帳に追加

マスター回路10は、クロックCK+に応答して分周回路の出力を取り込む差動増幅回路10aと、クロック周期の間差動増幅回路の出力を保持するラッチ回路10bとから成る。 - 特許庁

To provide a timing generating circuit that can adjust synchronization of a clock signal with high accuracy independently of a frequency of the clock signal, even when the number of stages of each delay circuit is limited.例文帳に追加

各遅延回路の段数が制限されていても、クロック信号の周波数にかかわらず、該クロック信号の同期を高精度で調節することが可能なタイミング発生回路を提供する - 特許庁

The clock frequency of an oscillator 4 which supplies a clock signal to a counter 1 in accordance with the difference signal 10 between an analog input signal and the output signal of a D/A converter 2 is changed.例文帳に追加

アナログ入力信号とＤ／Ａ変換器２の出力信号との差信号１０に応じてカウンタ１にクロック信号を供給する発振器４のクロック周波数を変化させる。 - 特許庁

Thus, concerning this clock generating circuit, the number of wiring assigned onto the back wiring board can be reduced and the number of frequency synchronism oscillator circuits in the clock generating package can be reduced.例文帳に追加

これにより、バックワイヤーリングボード上に割り当てる配線数の低減と、クロック生成パッケージ内の周波数同期発振器回路数の低減とが図られたクロック生成回路が実現できる。 - 特許庁

A synchronization block 13 outputs the clock signals outputted from the blocks 11, 12 synchronously with the leading edge of the system clock signal of a frequency higher than 25 MHz.例文帳に追加

同期ブロック１３は、各ブロック１１および１２から出力されるクロック信号を、２５ＭＨｚより高い周波数のシステムクロック信号の立ち上がりエッジに同期させて出力する。 - 特許庁

To provide a clock generating circuit that reduces a noise level of unwanted radiation while suppressing expansion in circuit scale, and to provide a power supply system and a clock signal frequency changing method.例文帳に追加

回路規模の増大を抑制しつつ、不要輻射のノイズレベルを低減するクロック発生回路、電源供給システム及びクロック信号の周波数変更方法を提供すること。 - 特許庁

Employing a spread clock for a timing circuit 112 that outputs an operating clock to a 3-line CCD 111 and ADCs 119-121 reduces harmonic components of a reference frequency.例文帳に追加

３ラインＣＣＤ１１１やＡＤＣ１１９〜１２１へ動作クロックを出力するタイミング回路１１２に拡散クロックを用いることにより基準周波数の高調波成分を低減させる。 - 特許庁

For shifting the timing in such a case, a means 12 which inverts the clock signal of the frequency division ratio control circuit 7 and a means 13 which selects whether the clock signal is inverted or not are provided.例文帳に追加

このような場合にタイミングをずらすために、分周比制御回路７のクロック信号を反転させる手段12と、クロック信号の反転と非反転を選択する手段13とを設ける。 - 特許庁

To achieve a system accompanying with no delay in clock transmission or no generation of electromagnetic induction noise from wiring or the like, as a system transmitting a high-frequency clock to a circuit block, including an integrated circuit.例文帳に追加

高周波のクロックを集積回路などの回路ブロックに伝達する方式として，クロックの伝達遅延や配線などからの電磁誘導ノイズの発生を伴わない方式を実現する。 - 特許庁

A switch control circuit, which is not shown, controls each of the clock selection circuits 212, 214, 204, and thereby a desired phase can be obtained by the clock signal of a desired frequency division ratio.例文帳に追加

図示しないスイッチ制御回路が各クロック選択回路２１２、２１４、２０４を制御することで所望の分周比のクロック信号で位相の所望のものを得ることができる。 - 特許庁

A P/S converter 26 converts a 32-bit parallel output of an A/D converter 20 into a serial output according to a clock whose frequency is 52 times as high as that of a quantized clock 24 for sound data.例文帳に追加

Ｐ／Ｓ変換器２６は、音声データ用量子化クロック２４の５２倍の周波数のクロック２８に従いＡ／Ｄ変換器２０の３２ビットパラレル出力をシリアル化する。 - 特許庁

METHOD OF MAINTAINING FREQUENCY OF CLOCK DATA RECOVERY CIRCUIT, MEDIUM OR WAVEFORM COMPRISING SET OF ORDER CAPABLE OF BEING READ BY COMPUTER COPING WITH EXECUTION OF THE METHOD AND CLOCK CONTROL CIRCUIT例文帳に追加

クロック・データ・リカバリ回路の周波数を維持する方法、前記方法を実施するように適合されたコンピュータ読み取り可能な命令の組を含む媒体または波形、およびクロック制御回路 - 特許庁

The frequency divider circuit 9 receives an input clock signal 20 and gives clock signals 21-24 to the 1:2 S/P conversion circuits, the D-FF circuits and the retiming circuit 8.例文帳に追加

分周回路９には、入力クロック信号２０が入力され、クロック信号２１〜２４を上述した１：２Ｓ／Ｐ変換回路、Ｄ−ＦＦおよびリタイミング回路８に入力する。 - 特許庁

A peripheral device, which is equipped with the microcomputer, the clock for the microcomputer and a means for changing the frequency of the clock for the microcomputer, is attached to the nuclear magnetic resonance equipment body.例文帳に追加

マイクロコンピューターと、マイクロコンピューター用クロックと、マイクロコンピューター用クロックの周波数を変化させる手段とを備えた周辺装置を、核磁気共鳴装置本体に附属させた。 - 特許庁

To provide a circuit capable of performing phase shift more accurately over the entire range between 0 and 2π in a clock in a clock phase shift circuit provided with a PLL circuit and a frequency division counter.例文帳に追加

ＰＬＬ回路と分周カウンタを具備したクロック位相シフト回路において、０〜２πの全範囲に渡って、しかも、より正確に位相シフトができる回路を提供すること。 - 特許庁

Consequently, the clock frequency of the clock signal SCKA for transfer can be made lower than the data transfer rate needed for the display data D while the transfer of the display data D is stabilized.例文帳に追加

これによれば、表示データＤの転送を安定化しながら、転送用クロック信号ＳＣＫＡのクロック周波数を、表示データＤに必要なデータ転送レートより低減できる。 - 特許庁

The HDC/MPU 23 adjusts the clock frequency using this predicted timing, and carries out writing and reading of the user data between the present servo sector and the next servo sector according to this clock signal.例文帳に追加

この予想タイミングを使用してクロック周波数調整し、そのクロック信号に従って、現在のサーボ・セクタと次のサーボ・セクタの間におけるユーザ・データの書き込み及び読み出しを行う。 - 特許庁

Concretely, in order to transmit a set of initial data values from the set of DCR registers to the set of clock registers, a control signal is expanded and then synchronized with a clock signal including the second frequency.例文帳に追加

具体的には、ＤＣＲレジスタセットからクロックレジスタセットに初期データ値セットを伝達するため、制御信号を伸張し、次いで、第２の周波数を有するクロック信号と同期をとる。 - 特許庁

A clock generator 15 supplies in common a clock pulse of the frequency corresponding to a bus speed selection signal outputted from a microprocessor 11 to the microprocessor 11 and a memory controller 13.例文帳に追加

クロック発生器１５は、マイクロプロセッサ１１から出力されるバススピード選択信号に応じた周波数のクロックパルスを、マイクロプロセッサ１１とメモリコントローラ１３とに共通に供給する。 - 特許庁

To achieve pull in of a PLL circuit for clock reproduction in a short period of time, to improve the precision of its frequency control, and to obtain a stable clock signal.例文帳に追加

クロック再生のためのＰＬＬ回路の引き込みを短時間で実現し、かつその周波数制御の精度を改善するとともに、安定したクロック信号が得られるようにする。 - 特許庁

Therefore, the first signal processing system and the second signal processing system can be operated by an operation clock whose frequency is considerably lower than that of a fixed clock for performing A/D sampling.例文帳に追加

このため、Ａ／Ｄサンプリングするための固定クロックよりも数段低い周波数の動作クロックにて、第１の信号処理系と第２の信号処理系を動作させることができる。 - 特許庁

Further, the clock signal supply means can switch a frequency of at least part of the clock signals supplied to the packet relaying means to a plurality of different values.例文帳に追加

さらに、クロック信号供給手段は、パケット中継手段に対して供給されるクロック信号のうちの少なくとも一部の信号の周波数を、複数の異なる値に切り換え可能である。 - 特許庁

The information extraction device 100 calculates ratios of variations in the two types of clock frequencies to variations in the execution times (processing efficiency) for every function as clock frequency dependence degrees.例文帳に追加

そして、情報抽出装置１００は、２種類のクロック周波数の変化量と実行時間（処理効率）の変化量との割合をクロック周波数依存度として関数ごとに算出する。 - 特許庁

Thus, just by changing the logic state of the signal Q2, the source clock signal CLK1 and the 1/2 frequency divided clock signal CLK(1/2) are selectively outputted from a logic circuit 5.例文帳に追加

従って、信号Ｑ２の論理状態を変えるだけで、論理回路５から原クロック信号ＣＬＫ１と１／２分周クロック信号ＣＬＫ（１／２）を選択的に出力させることができる。 - 特許庁

To provide a demodulator including a symbol clock reproduction unit for reproducing a highly accurate symbol clock, independent of a demodulation symbol pattern and with no jitter, without being affected by a frequency error.例文帳に追加

周波数誤差に影響されず、かつ復調シンボルパターンに依存しないジッタのない高精度のシンボルクロックを再生するシンボルクロック再生部を有する復調器を提供する。 - 特許庁

This prevents high frequency noise by clock from mixing into the image signals, as the clock CLK does not rise nor fall in a timing of sampling of the image signals.例文帳に追加

これにより、画像信号がサンプリングされるタイミングでは、クロックＣＬＫは立上り又は立下ることはなく、クロックによる高周波ノイズが画像信号に混入することを防止することができる。 - 特許庁

Display mode selecting signals MSC, which change the frequency of pixel clock signals of image signals, are applied to the terminal FCK from the external to change the pixel clock signals.例文帳に追加

この表示モード選択端子ＦＣＫに外部から画像信号の画素クロック信号の周波数を変更する表示モード選択信号ＭＳＣを印加して画素クロック信号を変更する。 - 特許庁

Whenever a clock signal frequency modulated by the FM modulator 72 is inputted, a random number counter 73 repeatedly counts the number of the inputted clock signals in a prescribed range.例文帳に追加

乱数カウンタ７３は、ＦＭ変調器７２によって周波数変調されたクロック信号が入力する度にその入力するクロック信号の数を所定の範囲内で繰り返し計数する。 - 特許庁

A voltage control oscillator D2 varies periodically a clock frequency signal as a plurality of prescribed frequencies to be supplied to clock terminals of the semiconductor integrated circuits A1-An.例文帳に追加

電圧制御発振器Ｄ２がクロック周波数信号を複数の所定周波数として周期的に変化させて半導体集積回路Ａ１〜Ａｎのクロック端子に対して与える。 - 特許庁

The apparatus includes a pixel clock generating module which generates a reference signal operating at a single video frequency derived from a first clock and the at least one first print engine.例文帳に追加

当該装置は、第１クロック及び少なくとも１つの第１印刷エンジンから導出された単一のビデオ周波数で作動する基準信号を発生する画素クロック発生モジュールを有する。 - 特許庁

The frequency of a clock signal supplied from a clock control circuit 7 to a CPU 8 and a voltage supplied from a power source 6 to the CPU 8 are controlled based upon the prediction result.例文帳に追加

そして、その予測結果を基に、クロック制御回路７からＣＰＵ８に供給するクロック信号の周波数、電源６からＣＰＵ８に供給する電圧を制御する。 - 特許庁

Digital audio signals sampled with an asynchronous clock are converted into ones with a sampling frequency that synchronizes with the clock for the noise cancellation processing, and the converted signals are added to the noise cancellation signals.例文帳に追加

そして非同期のクロックでサンプリングされているデジタルオーディオ信号を、ノイズキャンセル処理用クロックに同期するサンプリング周波数にレート変換したうえで、ノイズキャンセル信号に加算する。 - 特許庁

According to variation in the value, a sampling frequency of the transmission side is estimated and the DSP decoder 4 decodes the data by a clock CK1 generated by a clock generator 3 and outputs the result.例文帳に追加

この値の変化に基づき、送信側のサンプリング周波数を推定し、クロック発生器３で発生したクロックＣＫ１を用いてＤＳＰデコーダ４にてデコード処理を行い出力する。 - 特許庁

To easily recingnize frequency while using only one input pin for recognizing a reference clock frequency and to automatically perform the correction and change setting of an external interface timing in an integrated circuit where it is necessary to input a reference clock and set an input/output timing with the clock as a reference.例文帳に追加

基準クロックが入力され、そのクロックを基準に入出力タイミングを設定する必要がある集積回路において、基準クロック周波数認識のための入力ピンを１本以下のみとしつつ、容易に周波数が認識でき、更に、外部インターフェースタイミングの補正、変更設定を自動で行う。 - 特許庁

The frequency of a clock signal transmitted from a clock control circuit 17 to a display part 9 through a coaxial cable 25 is controlled based upon the frequency channel of a television broadcast wave to be received by an antenna 16 for television broadcast reception and the temperature of a clock oscillator 18 detected by a temperature sensor 21.例文帳に追加

テレビ放送受信用アンテナ１６で受信しようとするテレビ放送波の周波数チャンネルと、温度センサ２１で検出されるクロック発振器１８の温度とに基づいて、クロック制御回路１７から同軸ケーブル２５を介して表示部９へ伝送されるクロック信号の周波数を制御する。 - 特許庁

To provide a video signal processing apparatus which displays on a display picture, a video signal processed by two video signal processing circuits which are driven respectively synchronously with a reference clock and a multiplied clock with a frequency obtained by multiplying the frequency of the reference clock, without causing a recognizable fixed pattern noise on the display picture.例文帳に追加

基準クロックとその基準クロックの周波数に対して逓倍の周波数の逓倍クロックにそれぞれ同期して動作する２つの映像信号処理回路で処理された映像信号を表示画面上に表示したとき表示画面上に固定パターンノイズが認められない映像信号処理装置を提供する。 - 特許庁

In this real-time clock 1, a correction data supply circuit 8 detects the frequency deviation of a source oscillation clock signal fo on the basis of a reference clock signal fr intermittently outputted from a temperature compensated oscillator in a cellphone device, and sets temperature correction data on the basis of frequency deviation.例文帳に追加

リアルタイムクロック１において、補正データ供給回路８は、携帯電話装置内の温度補償型発振器から間欠的に出力されるリファレンスクロック信号ｆｒを基準にして源振クロック信号ｆｏの周波数偏差を検出し、この周波数偏差に基づいて温度補正データを設定する。 - 特許庁

The frequency of the clock SN1 for arithmetic operation generated by a means N1 of creating a clock for operation is controlled in accordance with the amount of arithmetic operation by an operation means N2 so as to match the necessary and sufficient clock frequency to the amount of its arithmetic operation by control means N5 while the operation means N2 performs arithmetic operation.例文帳に追加

演算手段Ｎ２が演算処理を行っている間は、制御手段Ｎ５により、演算用クロック作成手段Ｎ１が生成する演算用クロックＳＮ１の周波数を、演算手段Ｎ２による演算処理量に従って、その演算処理量に必要十分なクロック周波数に合わせるように制御する。 - 特許庁

The logical circuit factors (500) generate one or more outputted clock signals each of which has the frequency obtained by multiplying the frequency of the clock signals to be supplied through the plural delay factors (205) by a desired rational number which is smaller than 1 (namely, one part in several) by selecting and combining the delayed versions of the clock signals.例文帳に追加

論理回路要素(500)は、クロック信号の遅延バージョンを選択して組み合わせ、それぞれが複数の遅延要素(205)を通じて供給されるクロック信号の周波数に１よりも小さい（すなわち数分の１の）所望の有理数を掛けた周波数を有する、1つ以上の出力クロック信号を生成する。 - 特許庁

An optically isolated circuit device includes a first opto-isolator circuit that is driven by a first clock signal, and the output of the first opto-isolator circuit is used to drive a phase-locked loop (PLL) that is configured to synthesize a second clock signal having a frequency that is a multiple of the first clock signal frequency.例文帳に追加

光絶縁回路装置は第１のクロック信号によって駆動される第１のオプトアイソレータ回路を含み、第１のオプトアイソレータ回路の出力は、第１のクロック信号周波数の倍数である周波数を有する第２のクロック信号を同期させるように構成された位相ロックループ（ＰＬＬ）を駆動するために使用される。 - 特許庁

This transmission device is equipped with a first and a second detecting means which detect deviations in the frequency of first clock signals in two different periods, and switches from the first clock signal to a second clock signal when a deviation in the frequency is detected in either of the periods.例文帳に追加

本発明にかかる伝送装置は、第１のクロック信号の異なる２種類の期間内における周波数ずれを検出する第１、第２の検出手段を設け、いずれからの期間において周波数ずれを検出すると、第１のクロック信号から第２のクロック信号への切替を行うこととした。 - 特許庁

In the work clock setting apparatus provided with a reference input/output system 10 and a work clock generator IC 22, the work clock generator IC 22 is provided with a control logic unit 220, a phase lock circuit frequency development unit 222, a quartz oscillator unit 224, a frequency control unit 226, a memory unit 228, and a detection control unit 230.例文帳に追加

基本入出力システム１０と、ワーク・クロック・ジェネレータＩＣ２２とを備え、その中では、ワーク・クロック・ジェネレータＩＣ２２には、さらに、コントロール・ロジック・ユニット２２０と、フェーズ・ロック回路周波数展開ユニット２２２と、石英オシレータ・ユニット２２４と、周波数コントロール・ユニット２２６と、メモリ・ユニット２２８と、検出コントロール・ユニット２３０とを備えている。 - 特許庁

When power supply for the equipment is turned on, an operation control part 60 controls the operation of a reference oscillator 30 and a frequency error detector 40 and the detector 40 measures the frequency error of a reference clock generated by a clock oscillator 10 by using a highly accurate reference clock generated by the oscillator 30.例文帳に追加

機器の電源投入時などに、動作制御部６０が基準発振器３０と周波数誤差検出器４０とを動作制御して、周波数誤差検出器４０が基準発振器３０にて生成される精度の高い基準クロックを用いて、時計発振器１０にて生成される基本クロックの周波数誤差を測定する。 - 特許庁

If a tone quality preference mode is set, an AV amplifier 20 distinguishes a format of voice data, and reads a minimum pixel clock frequency, which can transmit HDMI (High Definition Multimedia Interface) data corresponding to the distinguished format, from a pixel clock table then, makes a content transmitter transmit content data in resolution corresponding to the read pixel clock frequency.例文帳に追加

ＡＶアンプ２０は、音質優先モードが設定されると、音声データのフォーマットを判別し、判別したフォーマットに対応するＨＤＭＩデータを送信可能な最低のピクセルクロック周波数をピクセルクロックテーブルから読み出し、当該ピクセルクロック周波数に対応する解像度でコンテンツ送信装置にコンテンツデータを送信させる。 - 特許庁

This system 1 comprises the slave circuits 30 and 40 operating at a variable operation frequency fa, the master circuit 22 operating at a reference frequency f0, and a clock signal generation part 10 generating and supplying a reference clock signal Sf0 to the master circuit and generating and supplying a local clock signal Sfa to the slave circuit 30 and 40.例文帳に追加

このシステム１は、可変の動作周波数ｆａで動作するスレーブ回路３０，４０と、基準周波数ｆ０で動作するマスター回路２２と、基準クロック信号Ｓｆ０を生成してマスター回路に供給し、ローカルクロック信号Ｓｆａを生成してスレーブ回路３０，４０に供給するクロック信号生成部１０と、を備える。 - 特許庁