「clock frequency」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

In short, at the time of read-out, the memory array operates at the low frequency being one-eighth of the data output frequency and at the time of write-in, it performs an operation such as to writing data for every clock.例文帳に追加

つまり読出時は、メモリアレイがデータ出力周波数の８分の１の低い周波数で動作し、書込時は毎クロックごとにデータを書込むという動作が行なわれる。 - 特許庁

When the determination section determines that the signal is smaller than the reference value, the frequency changing section decreases the clock frequency, reduces the processing speed of the main ECU, and reduces power consumption.例文帳に追加

信号が基準値よりも小さいと判定部で判定されたとき、周波数変更部がクロックの周波数を低くし、主ＥＣＵの処理速度を遅くして、消費電力を低減する。 - 特許庁

To eliminate a beat noise corresponding to a frequency spread period which are caused when a clock with frequency spread is used for processing of an analog signal, such as a CCD output signal.例文帳に追加

周波数拡散されたクロックをＣＣＤ出力信号等のアナログ信号の処理に用いる場合に発生する周波数拡散周期に対応したビートノイズを除去する。 - 特許庁

In particular, a voltage level indicated by the voltage requirement is supplied to the processor and frequency distribution indicated by the frequency requirement is provided to clock signals of the processor.例文帳に追加

特に、電圧要求によって示される電圧レベルがプロセッサに供給されるとともに、周波数要求によって示される周波数分配がプロセッサのクロック信号に提供される。 - 特許庁

To provide a variable latency circuit capable of preventing phase shift of a clock when an operation frequency is high and reducing circuit delay when the operation frequency is low.例文帳に追加

動作周波数が高いときにはクロックの位相ずれを防止することができ、動作周波数が低いときには回路遅延を低減することができる可変レイテンシ回路を提供する。 - 特許庁

To perform arbitrary selection of a sampling frequency versus data clock frequency while maintaining a recovered timing signal of sufficient accuracy to reliably decode digital data.例文帳に追加

デジタルデータを確実に復号化するのに十分な精度の再生されたタイミング信号を維持しながら、データクロック周波数に対しサンプリング周波数を仲裁的に選択できるようにすること。 - 特許庁

To provide a means for ensuring sufficient de-filtering effects by setting the frequency of an inter-block clock that is an interference factor, to a high frequency, for the purpose of mixing spurious reduction.例文帳に追加

ミキシングスプリアスの低減を目的として、干渉要因となるブロック間クロックの周波数を高周波とすることで十分なフィルタ除去効果を確保する手段を提供することにある。 - 特許庁

Thus, when the sampling frequency of the digital data Si is high, the operating clock frequency of the digital data 10 can be reduced, so that even when the sampling frequency of the digital data Si becomes high, increase in current consumption can be suppressed.例文帳に追加

これにより、デジタルデータＳｉのサンプリング周波数が高いときには、前記デジタルフィルタ１０の動作クロックを下げることができるため、デジタルデータＳｉのサンプリング周波数が高くなっても、消費電流の増加を抑えることができる。 - 特許庁

An oscillation circuit selects one of a plurality of oscillation frequency bands according to the counter value, and adjusts the oscillation frequency according to control voltage in the selected oscillation frequency band, for outputting an output clock.例文帳に追加

発振回路は、複数の発振周波数帯域のいずれかをカウンタ値に応じて選択するとともに、選択した発振周波数帯域において制御電圧に応じて発振周波数を調整して出力クロックを出力する。 - 特許庁

The power supply device 60, to which the switching clock is input is switched at a switching frequency (the Nyquist frequency), and an output voltage to be supplied to a millimeter-wave radar device 31 includes a switching noise changed at the switching frequency.例文帳に追加

スイッチングクロックが入力される電源装置６０は、スイッチング周波数（ナイキスト周波数）でスイッチングされ、ミリ波レーダ装置３１に供給される出力電力には、スイッチング周波数で変化するスイッチングノイズが含まれる。 - 特許庁

To provide a frequency modulator which can provide images free from a color drift due to frequency modulation on the basis of a noise reduction system by modulating the frequency of an image clock by a prescribed fluctuation amount.例文帳に追加

画像クロックの周波数を所定の揺らぎ量で変調させることによりノイズ低減を行う方式を前提とし、周波数変調による色ずれのない画像を提供することができる周波数変調装置を提供する。 - 特許庁

The complex spectrum represented by both spectrum amplitude and spectrum phase is sampled (76) only at a carrier wave frequency and a frequency separated from the carrier wave signal by an integral multiple of clock frequency.例文帳に追加

一実施形態において、スペクトル振幅とスペクトル位相との両方によって表される前記複素スペクトラムが、搬送波周波数と、クロック周波数の整数倍だけ前記搬送波信号から離れた周波数とにおいてのみ、サンプリングされる(76)。 - 特許庁

The equivalent resistors 3 and 4 are variable resistors to change resistance corresponding to the frequency of a clock signal to be driven and the gain of this circuit is determined by the resistance ratio of the variable resistance values, namely, the frequency dividing ratio of the frequency divider circuit 2.例文帳に追加

等価抵抗３，４は駆動するクロック信号の周波数によって抵抗値が変化する可変抵抗素子であり、この回路の利得は可変抵抗値の抵抗比、すなわち分周回路２の分周比で決定される。 - 特許庁

The frequency region data is multiplied by a prescribed coefficient (54) by every frequency region, the frequency region data of this multiplication result is returned to the time region data (56) and time region data of an edge of the regeneration clock is calculated (58).例文帳に追加

各周波数領域毎に、周波数領域データと所定の係数とを乗算し（５４）、この乗算結果の周波数領域データを時間領域データに戻して（５６）、再生クロックのエッジの時間領域データを求める（５８）。 - 特許庁

The digital oscilloscope is constituted in such a way that the clock frequency of a display signal from a display-signal generation part supplied to the color dot matrix display for waveform display has a relationship at an integral multiple of the scanning clock frequency of the color dot matrix display for waveform display.例文帳に追加

波形表示用のカラードットマトリックス表示器へ供給する表示信号発生部からの表示信号のクロック周波数が、上記波形表示用のカラードットマトリックス表示器の走査クロック周波数と整数倍の関係を有する構成とする。 - 特許庁

To match a sampling clock frequency at a repeater side to a sampling clock frequency at a transmission apparatus side even when an interference wave component (sneaked path wave component, multi-path component) is superposed on a reception signal at the repeater of an SFN system.例文帳に追加

ＳＦＮ方式の中継装置において、受信信号に干渉波成分（回り込み波成分、マルチパス成分）が重畳されているときでも、中継装置側のサンプリングクロック周波数を送信装置側のサンプリングクロック周波数に合わせることができるようにする。 - 特許庁

Furthermore, a band pass filter extracting the wobble frequency is provided with a function in which the pass band is almost proportional to a clock input, furthermore, a function in which a proportion coefficient of the pass band and the clock frequency is switched depending on the CD-R/RW, the DVD-R/RW, and the DVD-RAM, is provided.例文帳に追加

さらに、ウォブル周波数を抽出する帯域通過フィルタにおいて通過帯域をクロック入力に略比例する機能を具備し、さらにCD-R/RWとDVD-R/RWおよびDVD-RAMで通過帯域とクロック周波数との比例係数を切り替える機能を具備する。 - 特許庁

To provide a delay locked loop capable of increasing an operating frequency of a DRAM even when a frequency of an input clock increases, by ensuring operating margin that can generate a rising/polling out enable signal R/FOUTEN by a second DLL clock FCLK_DLLOE.例文帳に追加

入力クロックの周波数が高まっても、第２ＤＬＬクロックＦＣＬＫ＿ＤＬＬＯＥにより、ライジング／ポーリングアウトイネーブル信号Ｒ／ＦＯＵＴＥＮを生成することができる動作マージンを確保することにより、ＤＲＡＭの動作周波数を高めることができる遅延固定ループを提供すること。 - 特許庁

To minimize an effect of a source clock frequency on fluctuation immunity by decreasing a converging time of a regenerated source clock under the limit of a scale or an operating speed of an arithmetic circuit and enhancing the frequency stability after the convergence.例文帳に追加

演算回路規模あるいは演算回路の動作速度の制限下で、再生ソースクロックの収束時間を短縮でき、かつ収束後の周波数安定度を高めることができ、ソースクロック周波数がゆらぎ耐性に与える影響を最小限に抑えること。 - 特許庁

A microcomputer 20 adjusts the frequency of a clock signal CLK supplied to a PWM modulating section 12 by controlling a clock generating section 12 constituted in a PLL circuit in accordance with the presence/absence of input sound signals or the sampling frequency of the signals.例文帳に追加

入力音声信号の有無や入力音声信号のサンプリング周波数に応じて、マイコン２０が、ＰＬＬ回路の構成とされたクロック生成部１２を制御し、ＰＷＭ変調部１２に供給するクロック信号ＣＬＫの周波数を調整する。 - 特許庁

In a mobile communication device that performs intermittent reception control using an oscillator 1 oscillating a clock signal of oscillation frequency lower than the frequency of a main clock signal and a timer set value, a temperature detection unit 3 detects an ambient temperature of the oscillator 1.例文帳に追加

主クロック信号の周波数よりも低い発振周波数でクロック信号を発振する発振器１とタイマ設定値とを用いて間欠受信制御を行う移動通信装置において、温度検出部３は、発振器１の周囲温度を検出する。 - 特許庁

When the estimated position straddles a boundary between zones, PLL generating a clock signal is subjected to feed-forward control so as to draw a frequency of the clock signal into the basic frequency of the servo region before the magnetic head reads the servo region at the estimated position.例文帳に追加

推定位置がゾーン境界を跨いでいたら、磁気ヘッドが当該推定位置におけるサーボ領域を読み込む前に、クロック信号を生成するＰＬＬを、クロック信号の周波数を当該サーボ領域の基本周波数に引き込むように、フィードフォワード制御する。 - 特許庁

To provide an integrated circuit in which guaranteed operational frequency band required for a DLL can be lowered and which generates two clock signals having a frequency, obtained by multiplying a reference clock signal by two, respectively and also having a phase difference, and a display device and electronic equipment.例文帳に追加

ＤＬＬに求められる保証動作周波数帯域を低め、基準クロック信号が二逓倍された周波数をそれぞれ有し、位相差のある２つのクロック信号を生成することができる集積回路、表示装置及び電子機器を提供する。 - 特許庁

The frequency of a sampling clock ADC_CLK of a delta sigma AD converter 16 is set to be higher than the frequency of an amplifier clock AMP_CLK of a charge amplifier 14 so as to shorten the data update rate of N-bit digital data AD_OUT output from the delta sigma AD converter 16.例文帳に追加

デルタシグマ型ＡＤ変換器１６から出力されるＮビットのデジタルデータAD_OUTのデータ更新レートを短縮するために、デルタシグマ型ＡＤ変換器１６のサンプリング・クロックADC_CLKの周波数は、電荷増幅器１４のアンプ・クロックAMP_CLKの周波数より高く設定される。 - 特許庁

To provide a semiconductor device capable of eliminating a noise signal of an audio frequency band caused by a difference in a frequency between a first clock signal CLKA used in a digital audio circuit and a second clock signal CLKB used in a DC-DC converter.例文帳に追加

デジタルオーディオ回路で使用する第１クロック信号ＣＬＫＡとＤＣ−ＤＣコンバータで使用する第２クロック信号ＣＬＫＢの周波数の差によって生ずる可聴周波数帯域のノイズ信号を除去することができる半導体装置を得る。 - 特許庁

A necessary recording clock frequency is calculated from the address information modulated into a wobble signal and recorded, and a signal of the calculated frequency is formed by a synthesizing method from a stable reference signal source such as a crystal oscillator and made the recording clock.例文帳に追加

ウォブル信号に変調されて記録されているアドレス情報から必要な記録系クロック周波数を算出し、該算出した周波数の信号を、水晶振動子等の安定な基準信号源からシンセサイズ方式で生成して記録系クロックとする。 - 特許庁

A timer circuit 10 having a counter 101 which performs the count operation on the basis of the frequency of a clock is provided with a count end value generation circuit 105 which automatically changes the count end value of the counter 101 in accordance with the variance in the clock frequency.例文帳に追加

クロックの周波数に基づいてカウント動作を行なうカウンタ１０１を有するタイマ回路１０において、クロック周波数の変動に応じて、カウンタ１０１のカウント終了値を自動的に変更するカウント終了値生成回路１０５が設けられている。 - 特許庁

A CPU 22 sets a clock frequency maximizing the performance of the reception data transfer BUS 17 according to the reception capability, and sets the clock frequency maximizing the performance of the transmission data BUS 18 according to the transmission capability.例文帳に追加

ＣＰＵ２２は、受信性能に応じて、受信データ転送用ＢＵＳ１７のパフォーマンスが最大になるクロック周波数の設定を行うと共に、送信性能に応じて、送信データ転送用ＢＵＳ１８のパフォーマンスが最大になるクロック周波数の設定を行う。 - 特許庁

A receive buffer monitor circuit 21 monitors the amount of data accumulated in a receive buffer 6, and when the amount of accumulated data exceeds a higher threshold, a reception clock generating circuit 8 sets the frequency of the generating reception clock to a higher frequency.例文帳に追加

受信バッファ監視回路２１は、受信バッファ６に蓄積される受信データのデータ量を監視し、蓄積データ量が上側の閾値より大きくなったとき、受信クロック発生回路８が発生する受信クロックの周波数を、より高い周波数に設定させる。 - 特許庁

To provide a frequency correction method for a recovered clock signal capable of meticulously carrying out adjustment without the need for provision of a plurality of filter circuits in the case of correcting the frequency of the recovered clock signal outputted from a PLL circuit for each reproduction double speed.例文帳に追加

ＰＬＬ回路から出力される再生クロック信号の周波数を再生倍速ごとに補正する際に、複数のフィルタ回路を設けなくともよく、且つきめ細かい調整が行える再生クロック信号の周波数の補正方法を提供する。 - 特許庁

When it is decided that the data transfer mode is a low-speed second transfer mode, the clock generation part 38 omits the reduction control of the frequency of the operation clock of the serial data processing part 32, and performs the reduction control of the frequency of at least a part of the operation clocks of the parallel data processing part 34.例文帳に追加

データ転送モードが低速な第２の転送モードであると判断されたとき、シリアルデータ処理部３２の動作クロックの周波数の低減制御を省略し、パラレルデータ処理部３４の少なくとも一部の動作クロックの周波数の低減制御を行う。 - 特許庁

To provide an automatic frequency control system capable of quickly synchronizing the frequency of an internal clock of a mobile terminal with that of a clock of a base station to be a new connection destination when power for the mobile object is turned on or the terminal is restored from the outside of a range.例文帳に追加

移動端末が電源投入時、圏外からの復帰時、ハンドオーバ時などに、移動端末の内部クロックの周波数を新しい接続先の基地局のクロックの周波数に即座に同期させることを可能とする自動周波数制御方式を提供する。 - 特許庁

When a tape cassette loaded into a tape streamer drive is detected, the length of a page and a clock frequency on the tape streamer drive are respectively set to the lowermost values first of all, and the maximum clock frequency and the maximum write cycle are detected (S001-S003) by accessing the MIC.例文帳に追加

テープストリーマドライブに対してテープカセットが装填されたことを検出すると、まず当該テープストリーマドライブにおけるページ長、クロック周波数を最低値に設定して、ＭＩＣにアクセスしてマキシマム・クロック・フリーケンシーとマキシマム・ライト・サイクルを検出する（Ｓ００１〜Ｓ００３）。 - 特許庁

Even though the amount of power consumption per data transmission amount is not changed only by decreasing the clock frequency, but the amount of power consumption per data transmission amount can be changed by controlling also the power-supply voltage fed to the circuit according to the clock frequency.例文帳に追加

クロック周波数を低下させるのみでは、データ伝送量当たりの消費電力は変わらないが、クロック周波数に応じて回路へ供給する電源電圧も併せて制御することにより、データ伝送量当たりの消費電力を低減させることができる。 - 特許庁

A frequency calibration fixing device 20 comprises: a processing unit 24 for generating a frequency error value by comparing an oscillating frequency OSC with an accurate external clock signal ECLK, and generating a corresponding calibration signal CS based on the frequency error value; and a frequency adjustment unit 26 for generating a fixed voltage used to calibration-fix the oscillating frequency OSC to a prescribed frequency based on the calibration signal CS and the oscillating frequency OSC.例文帳に追加

周波数校正固定装置２０は、発振周波数ＯＳＣと正確な外部クロック信号ＥＣＬＫとを比較して周波数誤差値を生成し、周波数誤差値に基づき、対応する校正信号ＣＳを生成する処理ユニット２４と、校正信号ＣＳ及び発振周波数ＯＳＣに基づき、発振周波数ＯＳＣを所定の周波数に校正固定するのに使用される固定電圧を生成する周波数調整ユニット２６とを備える。 - 特許庁

Since the frequency of the parallel data clock (P_CLK) is lower than that of a serial data clock (S_CLK), the first relay circuit 102 can use such delay element as presents a large delay amount.例文帳に追加

並列データ・クロック（Ｐ＿ＣＬＫ）の周波数は、直列データ・クロック（Ｓ＿ＣＬＫ）の周波数に比較して低いので、第１遅延回路１０２には大きな遅延量を提供できる遅延素子を使用可能になる。 - 特許庁

To provide an optical (disk) driving system including a delay locked loop based multiphase clock generator capable of generating 32 different phases from input clock having a frequency of 800 MHz or greater.例文帳に追加

800MHzまたはそれ以上の周波数を有する入力クロックから、32個の異なる位相を発生させうる遅延同期ループ基盤の多重位相クロック発生器回路を備える光学(ディスク)駆動システムを提供する。 - 特許庁

In a TG-IC for drive-controlling a CCD image pickup element, a basic clock supply part 30 incorporating the changeover circuit of drive frequency (basic clock CLK) of the CCD image pickup element is provided.例文帳に追加

ＣＣＤ撮像素子を駆動制御するＴＧ−ＩＣには、ＣＣＤ撮像素子の駆動周波数（基本クロックＣＬＫ）の切り換え回路を内蔵した基本クロック供給部３０４が設けられている。 - 特許庁

The conveyance speed of a conveyed paper 110 is detected from rotation of a measuring roller 107, and the frequency of a clock signal generated by a clock signal generation part 113 is adjusted on the basis of the detection result.例文帳に追加

搬送されてくる用紙１１０の搬送速度を計測ローラ１０７の回転から検出し、その結果に基づいてクロック信号生成部１１３が生成するクロック信号の周波数を調整する。 - 特許庁

To provide a serial data communication device in which data are transferred at high speed without increasing a frequency of a reference clock even when a one-bit time is not an integer multiple of the reference clock.例文帳に追加

１ビット時間が基準クロックの整数倍とならない場合にも、基準クロックの周波数を上げることなくデータ転送を高速で行うことができるシリアルデータ通信装置を提供する - 特許庁

To provide an electronic apparatus, in which the frequency can be monitored at an accuracy level higher than the required accuracy level by one order, a synchronous clock supply unit and a synchronous clock supply method.例文帳に追加

必要周波数精度の１桁以上精度の良い発振手段を用いず周波数精度の監視ができる電子装置、同期クロック供給装置及び同期クロック供給方法を提供すること。 - 特許庁

Since a VCO 33 of the PLL circuit 44 generates a clock phase-locked to the reference frequency signal, an ACD 46 samples the clock and converts an analog reproduction signal into a binary digital signal.例文帳に追加

ＰＬＬ回路４４のＶＣＯ３３が基準周波数信号に位相同期したクロックを生成するので、ＡＣＤ４６はこのクロックをサンプリングしてアナログ再生信号を２値化デジタル信号に変換する。 - 特許庁

When the optical disc 1 is a DVD+R/W, in the first loop A, the divided clock of the oscillating clock for the voltage-controlled oscillator 110 is frequency-synchronized with the wobble signal.例文帳に追加

一方、光ディスク１がＤＶＤ＋Ｒ／ＲＷであるときには、第１のループＡでは、電圧制御発振器１１０の発振クロックの分周クロックをウォブル信号に周波数同期させる。 - 特許庁

To provide a data synchronizing method and a data synchronizing circuit which has no need of high time-accuracy for generating a clock pulse for masking a clock signal even having an elevated frequency.例文帳に追加

クロック信号の周波数が高くなった場合についても、クロック信号をマスクするためのクロックパルスの発生に高い時間精度を必要としないデータ同期方法及びデータ同期回路を提供する。 - 特許庁

To solve the following problem: when a clock signal becomes a high frequency, a setup time cannot be secured among the clock signal CLK, a chip select signal CS that is a control signal, a read/write signal nRW and a byte write signal EN.例文帳に追加

クロック信号が高周波数になると、クロック信号ＣＬＫと、制御信号であるチップセレクト信号ＣＳ、リードライト信号ｎＲＷ及びバイトライト信号ENとの間のセットアップ時間が確保できない。 - 特許庁