「clock frequency」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

When it is noticed that the battery driving is switched to the AC power source driving based on a power source switching notice from the power detection circuit 6, a clock switching circuit 7 instructs a clock generator 5 to decrease a clock frequency from a high speed to a low speed.例文帳に追加

クロック切換回路７は、電源検出回路６からの電源切換通知に基づいて、バッテリ駆動からＡＣ電源駆動に切り替わったことが通知された場合には、クロックジェネレータ５に対して、クロック周波数を高速→低速に下げるよう指示を出す。 - 特許庁

To provide an on-die termination control method and an associated control circuit in which an on-die termination operation can be performed in desired timing by solving a clock domain error between a delay locked loop clock and an internal clock regardless of a frequency at which on-die termination operates.例文帳に追加

オンダイターミネーションが動作する周波数に関係なく、遅延固定ループクロックと内部クロックとの間のクロックドメインエラーを解決し、所望のタイミングにオンダイターミネーション動作を行うことができるオンダイターミネーション制御方法及びそれに係る制御回路を提供する。 - 特許庁

A PLL section 22 of a slave wireless communication terminal 2 recovers a clock with the same frequency as that of a transmission clock 11 from a master wireless communication terminal 1 and transmits transmission data to the master wireless communication terminal 1, synchronously with a clock recovered by the PLL section 22.例文帳に追加

スレーブ無線通信端末２では、ＰＬＬ部２２によりマスタ無線通信端末１の送信クロック１１と同一周波数のクロックを再生し、送信データをＰＬＬ部２２により再生されたクロックに同期させてマスタ無線通信端末１に送信する。 - 特許庁

First and second preprocessing flip-flop FF1a and FF1b latch a C/A signal (CAint) inputted in a register 40a with a clock (0.5WCLKint) having a frequency of a half of that of an external clock signal WCLK and its inversion clock.例文帳に追加

第１及び第２の前処理フリップフロップＦＦ１ａ及びＦＦ１ｂは、レジスタ４０ａに入力されたＣ／Ａ信号（ＣＡｉｎｔ）を、外部クロック信号ＷＣＬＫの１／２の周波数を有するクロック（０．５ＷＣＬＫｉｎｔ）及びその反転クロックで、ラッチする。 - 特許庁

To provide a logic unit capable of efficiently transferring an interrupting signal and a clear request signal between a logic unit operating in a first clock area and a device operating in a second clock area different from the first clock area with a low frequency.例文帳に追加

第１のクロック領域で動作しているロジック・ユニットと前記第１のクロック領域と異なる低い周波数の第２のクロック領域で動作している装置との間で割り込み信号及びそのクリア要求信号を授受を効率的にする前記ロジック・ユニットを得る。 - 特許庁

A correction section 36 provided in the other transceiver 4 makes the frequency of the clock signal of the other transceiver 4 coincide with that of the clock signal of the predetermined transceiver 4 based on the clock-signal adjusting signal received via the network 2.例文帳に追加

他の送受信装置４に設けられた補正部３６が、ネットワーク２を介して受信したクロック信号調整用信号によって、予め定められた送受信装置４のクロック信号に他の送受信装置４のクロック信号の周波数を一致させる。 - 特許庁

To set a control value when phases of the respective signals of a pixel clock for forming an image are shifted on the basis of phase data at the timing of a clock signal from a high frequency clock generation means, and to correct the displacement of a main scan dot based on the control value.例文帳に追加

高周波クロック生成手段からのクロック信号のタイミングにより、画像形成を行う画素クロックの各信号の位相を、位相データに基づきシフトする際に、制御値を設定し、その制御値に基づいて主走査ドット位置ずれを補正する。 - 特許庁

In a second step, in a state in which the frequency modulation is performed for each clock generation circuit one by one from among the plurality of clock generation circuits, the noise generated from the electronic device is measured with respect to all the plurality of clock generation circuits.例文帳に追加

第２ステップでは、上記複数のクロック生成回路のうち、１個ずつのクロック生成回路に対して周波数変調を実施した状態での上記電子装置から発生するノイズの測定を、上記複数のクロック生成回路のすべてについて実施する。 - 特許庁

The frequency identification circuit 2 counts a period (pulse) of the basic clock signal for a prescribed period of the external clock signal extCLK, and a digital controlled oscillator(DCO) 4 is oscillated on the basic of a count DCOIN and an internal clock signal ICLK is generated.例文帳に追加

周波数同定回路２は、外部クロック信号ｅｘｔＣＬＫの所定期間、基本クロック信号の周期（パルス）を計数し、かかる計数ＤＣＯＩＮに基づき、デジタル制御型発振器（ＤＣＯ）５は発振し内部クロック信号ＩＣＬＫを形成する。 - 特許庁

Concerning the clock generating circuit for supplying a synchronizing clock signal through the back wiring board to plural packages accommodated on the back wiring board, this circuit is provided with at least one frequency synchronism oscillator circuit to become the common multiple of even multiples of various frequencies required for the package of the clock supply destination and a clock frequency over the back wiring board is equal to or lower than 10 MHz.例文帳に追加

バックワイヤーリングボード上に収容した複数のパッケージに、前記バックワイヤーリングボードを介して同期クロック信号を供給するためのクロック生成回路において、クロック供給先パッケージにて必要となる種々の周波数の偶数倍の公倍数となる周波数同期発振器回路を少なくとも一つ備えてなり、且つ、前記バックワイヤーリングボード上を渡すクロック周波数は１０ＭＨｚ以下として構成する。 - 特許庁

It is possible to improve the performance of a charge pump and select a plurality of memory cell blocks by inputting a frequency, which is at least a clock frequency at a clock deleting operation or a clock writing operation, the clock being to be supplied to the charge pump, at the time of reading and at the time of standby.例文帳に追加

1つのメモリセルブロックを消去及び書込みする能力をもつチャージポンプ回路を含む電源回路で、メモリセルブロックを1つづつ選択することで、複数メモリセルブロックの消去及び書込みができ、 読出し及びスタンバイ時には、チャージポンプへ供給するクロックを消去及び書込み動作時のクロック周波数以上の周波数を入力することで、チャージポンプ能力を高め複数のメモリセルブロックを選択できるようにする。 - 特許庁

To provide a test circuit for testing a synchronous memory circuit 3 which is operated with a high clock frequency and which is capable of adjusting test latency.例文帳に追加

高クロック周波数で動作する、テストレイテンシーが調節可能な、同期メモリ回路３をテストするためのテスト回路を提供する。 - 特許庁

In addition, the clock control means 3 has a register for ON/OFF control or has a register for designating a frequency or a function block.例文帳に追加

更に、クロック制御手段３は、ＯＮ／ＯＦＦを制御するレジスタを備え、もしくは周波数や機能ブロックを指定するレジスタを備えた。 - 特許庁

To provide a technique which can implement power saving by appropriately controlling a clock frequency in a digital signal reproducing/recording apparatus.例文帳に追加

ディジタル信号再生／記録装置においてクロック周波数を適切に制御して省電力を実現できる技術を提供する。 - 特許庁

To enable operation with a reference clock of low frequency, to accurately make phase comparison, and to increase the phase precision of a VCO output.例文帳に追加

周波数の低い基準クロックで動作し、かつ位相比較を正確に実施でき、しかもＶＣＯ出力の位相精度を高める。 - 特許庁

A discrimination timing signal generating section 20 frequency-divides the clock 12 and outputs the result to the reception data selection section 16 as a discrimination timing signal 22.例文帳に追加

一方、判断タイミング信号生成部20では、クロック12を分周し判断タイミング信号22として受信データ選択部16に出力する。 - 特許庁

To provide a small circuit scale diagnostic circuit or the like that can diagnose a frequency range of an oscillation signal without requiring a reference clock.例文帳に追加

リファレンスクロックを要することなく発振信号の周波数範囲を診断できる、回路規模の小さな診断回路等を提供する。 - 特許庁

To provide a multiplex transmission system that can double a data transmission quantity without increasing a frequency of a transmission clock signal.例文帳に追加

伝送用クロック信号の周波数を上げることなく、データ伝送量を２倍とすることが可能な多重伝送方式を提供する。 - 特許庁

To provide a data processing apparatus capable of outputting an image signal corresponding to multi-valued image data without raising a clock frequency.例文帳に追加

多値の画像データに対応した画像信号をクロック周波数を高めることなく出力可能なデータ処理装置を提供する。 - 特許庁

A phase comparator 16 compares the output signal of the frequency divider 14 with a reference clock signal, and outputs a voltage corresponding to a phase difference.例文帳に追加

位相比較器１６は、分周器１４の出力信号を、基準クロック信号と比較し、位相差に応じた電圧を出力する。 - 特許庁

To compensate for the lack of a clock signal generated, when there is a difference between the oscillation frequency of a ring oscillation circuit and a bit rate of a received signal.例文帳に追加

リング発振回路の発振周波数と受信信号のビットレートに差異がある場合に生じるクロック信号の欠けを補償する。 - 特許庁

The dynamic power controller transitions the processor to a power state defined by the clock frequency requirement and the voltage requirement.例文帳に追加

この動的電力コントローラは、クロック周波数要求および電圧要求によって定義される電力状態に、プロセッサを遷移させる。 - 特許庁

A divider circuit 1 consists of a clock signal generation part 10, a frequency-divided signal generation part 20, and an output signal generation part 30.例文帳に追加

分周回路１は、クロック信号生成部１０と、分周信号生成部２０と、出力信号生成部３０とから構成される。 - 特許庁

To surely remove echo included in collected voice signals even in connection to a bus system of a different operational clock frequency.例文帳に追加

動作クロック周波数が異なるバスシステムに接続した場合でも、集音した音声信号に含まれるエコーを確実に除去すること。 - 特許庁

The clock signal suitable for a frequency and a phase shift of the input signal is selected in response to the sum of calculated squared differences.例文帳に追加

入力信号の周波数及び位相シフトに適切なクロック信号は、計算された差の自乗の合計に応答して選択される。 - 特許庁

The signal is read by a clock head for synchronizing, and a high-frequency signal being synchronized with the signal is used for writing by a magnetic head.例文帳に追加

この信号をクロックヘッドで読み込み同期を取り、これと同期した高周波信号を用いて磁気ヘッドにより書き込みを行う。 - 特許庁

Also, frequency control of the reference clock can be performed using the other means (e.g. detection of a wobble signal of a track) instead of this.例文帳に追加

また、これに換えて他の手段（例えば、トラックのウォブル信号の検出）を用いて基準クロックの周波数制御を行うこともできる。 - 特許庁

To increase the resolution of digital data without increasing a sampling clock frequency and to reduce the cost of a device by simplifying a hardware configuration.例文帳に追加

サンプリングクロック周波数を上げずに、デジタルデータの分解能を高めると共に、ハードウエア構成を簡素化して装置のコストを低減する。 - 特許庁

To provide an integrated circuit executing a test of a memory block in an actual clock frequency operation efficiently within a short period of time.例文帳に追加

実動作のクロック周波数でのメモリブロックのテストを短時間で効率よく実行することができる集積回路を提供する。 - 特許庁

Furthermore, buffer memories 1-N are provided at borders of the circuit blocks 1-N for the clock signal whose frequency is spread at a different spread degree.例文帳に追加

また、異なる拡散度で周波数を拡散するクロック信号の回路ブロック−１〜Ｎの境界に、バッファメモリ−１〜Ｎを設けた。 - 特許庁

Scale counters 11 to 14 forms scale signals S11 to S14 corresponding to the pitches of notes by dividing down the frequency of a clock signal ϕ.例文帳に追加

音階カウンタ１１〜１４は、クロック信号φを分周し、音符の音高に対応する音階信号Ｓ１１〜Ｓ１４を生成する。 - 特許庁

To provide epoch-making novel counter measures against noise on a display screen corresponding to an operating clock frequency of a switching power source.例文帳に追加

スイッチング電源の動作クロック周波数に応じた表示画面上のノイズへの対策として、従来にない新規な方法を提供する。 - 特許庁

To provide image read technique for reducing a decrease in picture quality of read image data even when a clock is frequency-modulated.例文帳に追加

クロックに周波数変調が掛けられた場合でも読み取り画像データの画質低下を低減する画像読取技術を提供する。 - 特許庁

A high-voltage control unit 100 outputs a drive pulse S100, by dividing the frequency of a clock CLK output from an oscillator 90.例文帳に追加

高圧制御部１００は、発振器９０から出力されるクロックＣＬＫを分周して駆動パルスＳ１００を出力する。 - 特許庁

To detect a variation of signal characteristics, using an element which operates at a frequency lower than that of the reference clock.例文帳に追加

基準クロックの周波数よりも低い周波数で動作する素子を用いて信号特性の変化を検出することを目的とする。 - 特許庁

A microprocessor 24 controls a variable oscillator 25 to apply variable control to a frequency of a communication clock C3 of a digital communication transmission circuit 23.例文帳に追加

マイクロプロセッサ２４は、可変発振器２５を制御してデジタル伝送送信回路２３の通信クロックＣ３の周波数を可変制御する。 - 特許庁

The results of an earlier arbitration decision may be utilized to more intelligently make subsequent arbitration decisions in the same bus frequency clock cycle.例文帳に追加

初期アービトレーション決定の結果を利用して同じバス周波数クロックサイクルで次のアービトレーション決定をより理知的に行ってもよい。 - 特許庁

The optical system 33 is laid on the optical path for scanning exposure by a laser beam LB according to the frequency of a reference clock.例文帳に追加

光学系３３は、基準クロックの周波数に従ってレーザビームＬＢの走査露光を行うために光路上に配置されている。 - 特許庁

To provide a vehicle control device controlling operation of onboard equipment by executing a control program by a prescribed clock frequency.例文帳に追加

所定のクロック周波数で制御プログラムを実行することにより車載機器の動作を制御する車両制御装置を提供する。 - 特許庁

Those respective signal processing blocks 7a to 7d are made operable in parallel in an independent status, so that a clock frequency is reduced.例文帳に追加

それぞれの信号処理ブロック７ａ〜７ｄは独立した状態で並列的に動作可能であるので、クロック周波数が低下する。 - 特許庁

To provide a calibration circuit which is capable of carrying out sufficient calibration operation even in the case where the frequency of an external clock is high.例文帳に追加

外部クロックの周波数が高い場合であっても、十分なキャリブレーション動作を実行可能なキャリブレーション回路を提供する。 - 特許庁

The change meets specifications of major signals to enable data communication without lowering the frequency of the transfer clock signal.例文帳に追加

この変更により、転送用クロック信号の周波数を低下させることなく、主要信号のスペックを満足させ、データ通信を可能とする。 - 特許庁

When receiving the throttle control command signal, a chip set 39 starts throttle control of reducing the frequency of a clock of a CPU 11.例文帳に追加

チップセット３９は、スロットル制御指令信号を受信すると、ＣＰＵ１１のクロックの周波数を低下させるスロットル制御を開始する。 - 特許庁

To reduce an effective system clock frequency without using a PLL circuit to reduce power consumption and storage capacity.例文帳に追加

ＰＬＬ回路を用いることなく、実効的なシステムクロック周波数を低減して消費電力を削減し、併せて、記憶容量を低減する。 - 特許庁

The received data 201 and delayed data signals 203, 205, 207 are sampled at a leading edge and a trailing edge of a clock with the same frequency as a data transfer rate.例文帳に追加

受信データ201と遅延データ信号203,205,207を、データ転送レートと同じ周波数のクロックの立上りエッジと立下りエッジでサンプリングする。 - 特許庁