「clock frequency」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

Synchronously with a vertical synchronizing signal generated by the timing signal generating circuit 105, the control section 121 switches a frequency of the reference timing clock MCLK generated by the multi-output clock generating circuit 110 to a corresponding frequency among a plurality of preset different frequencies.例文帳に追加

制御部１２１は、タイミング信号発生回路１０５が発生する垂直同期信号に同期して、多出力クロック生成回路１１０が生成する基準タイミングクロックＭＣＬＫの周波数を、予め設定されている異なる複数の周波数のうちの対応する周波数に切り換える。 - 特許庁

Then, the high band emphasized read sample value sequence is converted to analog high band emphasized read signals at the clock timing of the same frequency as the channel clock and only the components of a prescribed cutoff frequency or below in the high band emphasized read signals are obtained as evaluation read signals.例文帳に追加

次に、上記高域強調読取サンプル値系列をチャンネルクロックと同一周波数のクロックタイミングにてアナログの高域強調読取信号に変換し、この高域強調読取信号における所定のカットオフ周波数以下の成分のみを評価読取信号として得る。 - 特許庁

The processor 10 controls supplied clock frequency and power supply voltage so that the processor 10 itself is operated in an operating region where energy consumption is minimum in unit data processing specified by the clock frequency, power supply voltage and power source efficiency η of a power source.例文帳に追加

プロセッサ１０は、クロック周波数と、電源電圧と、電源が有する電源効率（η）とによって規定される、単位データ処理について消費エネルギが最小となる動作領域においてプロセッサ１０自身が動作するように、供給されるクロック周波数及び電源電圧を制御する。 - 特許庁

The test module is configured to cause the clock input to be provided to the component at a first frequency, and the test module is configured to cause a first test to be performed on the component subsequent to the clock input being provided to the component at the first frequency and the operating system being booted.例文帳に追加

テストモジュールは、第１の周波数でクロック入力をコンポーネントに供給させるように構成され、またテストモジュールは、第１の周波数でクロック入力がコンポーネントに供給され、オペレーティングシステムが起動した後に、第１のテストをコンポーネントに対して実行させるように構成される。 - 特許庁

A wobbling multiplication clock of a frequency lager more than twice of at least a wobbling signal frequency synchronized with a wobbling signal is formed, and a semiconductor laser for applying an optical beam to an optical disk to reproduce the wobbling signal from the optical disk is pulse-driven by the wobbling multiplication clock.例文帳に追加

ウォブル信号に同期した少なくともウォブル信号周波数に対して２倍よりも大きい周波数のウォブル逓倍クロックを生成し、ウォブル信号を光ディスクから再生する為に光ディスクに光ビームを照射する半導体レーザをウォブル逓倍クロックによってパルス駆動する。 - 特許庁

Then, even in a state where frequency follow-up property to correction operation is improved in the image forming region, the oscillation frequency is narrowed in range by a voltage control oscillator 5, to enable the video clock frequency being finely controlled.例文帳に追加

これにより、画像形成領域において、補正動作に対する周波数の追従性を上げた状態としても、電圧制御発振器５による発振周波数の範囲は狭くなるので、ビデオクロックの周波数を細かく制御することが可能になる。 - 特許庁

When the temperature of the CPU 1 becomes lower, the circuit 9 performs an operation switching the power supply voltage from a low voltage to a high voltage and next switches the clock frequency from a low frequency to a high frequency when a timer 13 counts up.例文帳に追加

ＣＰＵ１の温度が小になると、ＣＬＫ／電源制御回路９は、電源電圧を低電圧から高電圧に切り換える動作を行い、次いで、タイマ１３がカウントアップした時点でクロック周波数を低周波から高周波に切り換える。 - 特許庁

To provide the voltage-controlled oscillator circuit which can output clock signals of precise oscillation frequencies stably in a low-frequency range to a high-frequency range, even if the oscillation frequency of a voltage- controlled oscillation part becomes high.例文帳に追加

電圧制御発振部の発振周波数が高くなっても、低周波領域から高周波領域まで安定して精度の良い発振周波数のクロック信号を出力できる電圧制御発振回路を提供することを目的としている。 - 特許庁

Since both the counter 9 and timer 10 are operated based on the reference clock signal from the oscillator 14, the fluctuation of a reference frequency is offset and accurate air quantities can be detected by dividing air quantity/frequency signals by frequency signals obtained from the pulse widths.例文帳に追加

カウンタ9とタイマ10とは共に発振器14からの基準クロック信号で動作されるので空気量周波数信号をパルス幅から得られる周波数信号により割ることで基準周波数の変動が相殺され正確な空気量を検知できる。 - 特許庁

To reduce jitter of outputs without generating error in responsiveness to a frequency control value between outputs in a frequency generator which outputs clock signals of a plurality of kinds of frequencies in accordance with the frequency control value.例文帳に追加

周波数制御値に応じて複数種類の周波数のクロック信号を出力する周波数発生器において、各出力間で前記周波数制御値に対する応答性に誤差が発生せず、かつ各出力のジッタを少なくできるようにする。 - 特許庁

To obtain a two-phase or polyphase clock which is more than two- phase type, which has a constant phase difference, a stable frequency and little phase noise, without performing frequency dividing of the source oscillation of a high frequency and without using many phase shifters in an oscillation circuit.例文帳に追加

発振回路において、高周波の源発振を分周したり、多数の移相器を用いたりすることなく、一定の位相差を有し、かつ周波数の安定した位相雑音の少ない二相またはそれ以上の多相クロックを得ること。 - 特許庁

To provide a clock data recovery control circuit capable of more simply applying control of a frequency comparison operation and a phase comparison operation to even a high speed serial interface and including a frequency detection circuit for accurately detecting a frequency.例文帳に追加

高速なシリアルインターフェースに対しても、周波数比較動作と位相比較動作の制御をより簡単に行うクロックデータリカバリ制御回路であって、周波数検知を正確に行う周波数検知回路を備えるクロックデータリカバリ制御回路を、提供する。 - 特許庁

A frequency component that exceeds at least 1/5 of fundamental frequency of a wobble signal Swb is extracted from the wobble signal, and phase demodulation for a phase-demodulated-wave section is performed, based on the frequency component and a clock signal generated by a carrier-wave section.例文帳に追加

ウォブル信号Ｓwbの基本周波数の少なくとも１／５を超える周波数成分をウォブル信号から抽出し、その周波数成分と搬送波部から生成されたクロック信号とに基づいて位相変調波部の位相復調を行なう。 - 特許庁

A 1st interpolation part 14 and a 2nd interpolation part 24 interpolate output data ID4 and Qd4 of sampling frequency fover by sampling to a sampling frequency fsamp as the operating clock frequency of a D-A conversion part at an output destination.例文帳に追加

第１補間部１４および第２補間部２４は、サンプリング周波数ｆｏｖｅｒの出力データＩｄ４およびＱｄ４を、出力先のＤ／Ａ変換部の動作クロック周波数であるサンプリング周波数ｆｓａｍｐにサンプリングして補間する。 - 特許庁

In a variable frequency divider 28 of the PLL circuit 14, a frequency division ratio is changed periodically by a diffusion control unit 18, and the frequency of the clock signal outputted by a voltage-controlled oscillator 26 is divided and is inputted to a phase comparator 22.例文帳に追加

ＰＬＬ回路１４の可変分周器２８は、拡散制御部１８によって分周比が周期的に変化させられ、電圧制御発振器２６の出力したクロック信号の周波数を分周して位相比較器２２に入力する。 - 特許庁

Thus, a clock signal, having the prescribed frequency (the frequency in which the frequency of the vertical synchronizing signal is multiplied by the number of clocks per one vertical period, including the blanking part of the fixed element display device) synchronized with the vertical synchronizing signal, is obtained.例文帳に追加

このことにより垂直同期信号に同期した所定の周波数（垂直同期信号の周波数に固定素子表示デバイスのブランキング部を含めた１垂直期間当たりのクロック数を乗じた周波数）のクロック信号を得る。 - 特許庁

A clocking circuit 102 calculates frequency-divided time values by sampling the time values determined by continuously counting a fundamental clock each period of the first reference phase signal and a smoothing circuit 103 calculates a mean frequency-divided time value of the frequency-divided time values.例文帳に追加

計時回路１０２は基本クロックを連続カウントすることにより定まる時刻値を第１基準位相信号の周期毎に標本化して分周時刻値を求め、平滑化回路１０３は分周時刻値の平均分周時刻値を求める。 - 特許庁

The light modulating part modulates an input optical signal whose clock frequency is a first or a second frequency by a modulated electric signal whose frequency is the average value of the first and the second frequencies and outputs a modulated optical pulse signal.例文帳に追加

光変調部は、クロック周波数が第１又は第２の周波数である入力光信号を、周波数が第１及び第２の周波数の平均値である変調電気信号によって変調して変調光パルス信号を出力する。 - 特許庁

To set a flexible and appropriate frequency division rate corresponding to all operation modes without changing the frequency division rate of a frequency divider circuit for generating the sampling clock of remote control signals corresponding to the operation mode by software in a microcomputer loaded with a remote control reception function.例文帳に追加

リモコン受信機能を搭載したマイコンにおいて、動作モードに応じてリモコン信号のサンプリングクロックを発生させる分周回路の分周比をソフトで変更せず、動作モード全てに応じて柔軟かつ適切な分周比を設定する。 - 特許庁

When the time difference between the output of the high accuracy clock 1 and the output of the frequency divider 26 exceeds a certain time, an AND circuit 203 detects it, switches a selector 204, increases the frequency dividing ratio for a certain period, quickly decreases the phase shift between the output of the high accuracy clock 1 and the output of the frequency dividing circuit and shortens time necessary for synchronizing.例文帳に追加

高精度時計１の出力と分周器２６の出力の時間差が一定時間を越えたときに、ＡＮＤ回路２０３はこれを検出してセレクタ２０４を切り替えて分周率を所定期間大きくして、高精度時計１の出力と分周回路の出力との位相差を高速に縮小し同期に必要な時間を短縮する。 - 特許庁

The power supply circuit comprises a first voltage booster circuit that receives a first clock signal having a fixed frequency and supplies a voltage to a prescribed circuit and a second voltage booster circuit that receives a second clock signal having a frequency corresponding to an operating frequency of the prescribed circuit and supplies a voltage to the prescribed circuit.例文帳に追加

電源回路は、周波数が一定の第１のクロック信号を受信して、所定の回路に電圧を供給する第１の昇圧回路と、当該所定の回路の動作周波数に応じた周波数を有する第２のクロック信号を受信して、当該所定の回路に電圧を供給する第２の昇圧回路と、を備えている。 - 特許庁

When the RF level detecting circuit 11 of the RF front-end section 1 does not detect the RF signal reception period, the supply of the clock signal to the digital circuits is stopped or the frequency of the clock signal is controlled to a frequency lower than the predetermined frequency to place the respective digital circuits in a low-power-consumption state.例文帳に追加

一方、ＲＦフロントエンド部１のＲＦレベル検出回路１１により前記ＲＦ信号受信期間が検出されないときには、前記各ディジタル回路へのクロック信号の供給を停止するか、またはクロック信号の周波数を前記所定周波数より低い周波数に制御し、前記各ディジタル回路を低消費電力状態に移行させる。 - 特許庁

Then, when an error is occurred in the result of verification, an operating frequency is returned to an operating frequency (optimal frequency) just before the error is occurred, and a clock signal is generated, and the transfer operation of data between the microcomputer 11 and the flash ROM 21 is executed, and the other various processing operations are executed by the arithmetic processing part 12 on the basis of the clock signal.例文帳に追加

そして、ベリファイの結果にエラーが出た場合は、動作周波数をエラーが出る直前の動作周波数（最適周波数）に戻してクロック信号を生成し、当該クロック信号に基づいて、演算処理部１２が、マイコン１１とフラッシュＲＯＭ２１との間におけるデータの授受動作を実行したり、その他各種の処理動作を実行したりする。 - 特許庁

The band of a band-pass filter for a wobble detecting circuit is controlled matching variation in the frequency of the wobble signal detected by the constant-speed rotation of an optical disk according to a control voltage which controls the oscillation frequency of a VCO and then a clock generating circuit generates a clock of frequency following the wobble signal.例文帳に追加

ＶＣＯの発振周波数を制御する制御電圧に応じてウォブル信号検出回路のバンドパスフィルタの帯域を光ディスクの定速回転で検出されるウォブル信号の周波数の変化に適合するように制御することで、クロック発生回路においてウォブル信号に追従する周波数のクロックを発生させるものである。 - 特許庁

As for influence of the error of a transmission path frequency blocking the stability of radio carrier frequencies, the error of the transmission line frequency 12b is compared with a highly stable radio reference clock 22a to detect an error frequency 17a by a counter 17 to make the frequency offset of the radio station originating signal of a local oscillator 61, based on this error frequency.例文帳に追加

無線キャリア周波数の安定度を阻害する伝送路周波数の誤差の影響を、伝送路周波数１２ｂの誤差を高安定の無線基準クロック２２ａと比較して誤差周波数１７ａをカウンタ７１で検出し、この誤差周波数に基づき局部発振器６１の無線局発信号の周波数オフセットとする。 - 特許庁

When an inputted signal 5 is at a prescribed level, load control of (m+1) frequency dividing counters 3-1, 3-2 to 3-n is performed by an n frequency dividing counter 1 to be operated by being synchronized with a clock 6 synchronized with the inputted signal 5.例文帳に追加

入力信号５が所定レベルであるときに、入力信号５と同期したクロック６に同期して動作するｎ分周カウンタ１により、ｍ＋１分周カウンタ3-1,3-2,…,3-nのロード制御を行う。 - 特許庁

For example, it is possible to select the clock frequency higher than a frequency to be used by a fully mounted system in this system in which devices are not necessary fully mounted (408).例文帳に追加

例えばデバイスがフル実装されているわけではないシステム内において、本発明の実施例はフル実装されたシステムが利用する周波数よりも高いクロック周波数を選択することができる(408)。 - 特許庁

For example, it is possible to select the clock frequency higher than a frequency to be used by a fully mounted system in this system where devices are not necessarily fully mounted.例文帳に追加

例えばデバイスがフル実装されているわけではないシステム内において、本発明の実施例はフル実装されたシステムが利用する周波数よりも高いクロック周波数を選択することができる(408)。 - 特許庁

The digital receiver applies history control to an oscillated frequency for a clock signal generating circuit against timing fluctuations in received frames so as to stably adjust the oscillated frequency signal thereby suppressing the signal processing circuit from being unstably operated.例文帳に追加

受信フレームのタイミング変動に対し，クロック信号発生回路の発振周波数を履歴制御して，より安定的に調整し，信号処理回路の動作の不安定化を抑制する。 - 特許庁

Further, the phase-locked loop adds errors of each facet to the mean time value and uses the result to correct the frequency of a pixel clock generator for both the reference frequency error and the errors for every facets.例文帳に追加

またフェーズロックループは、各ファセットの誤差を平均時間値に加算し、その結果を使用して、参照周波数誤差及びファセット毎の誤差の両方のために画素クロック発信器の周波数を補正する。 - 特許庁

When starting driving the CCD image sensor, by operating clock signals ϕ1 and ϕ2 for transfer of a low frequency in comparison with a frequency required for image reading first, the fluctuation of the power supply voltage is suppressed.例文帳に追加

ＣＣＤイメージセンサの駆動開始時に、先ず、転送用クロック信号φ１，φ２を画像読取時に必要な周波数に比べて低い周波数で動作させることで、電源電圧の変動を抑える。 - 特許庁

A control gain and a control range can be set by adjusting the frequency of the first and second reference clocks in a wide control range where the frequency of the third reference clock is fixed.例文帳に追加

第３の基準クロックの周波数を固定したままの広範な制御レンジで、第１及び第２の基準クロックの周波数を調整することによって、制御ゲイン及び制御範囲を設定できる。 - 特許庁

To generate a playback optical clock signal of a repetition frequency that coincides with the bit rate frequency of an optical signal from the optical signal without depending upon a state of polarization of an input optical signal with a simpler configuration.例文帳に追加

より単純な構成で、入力光信号の偏光状態に依存することなく、光信号からそのビットレート周波数に一致した繰り返し周波数の再生光クロック信号を生成する。 - 特許庁

In a PLL circuit, a frequency divider 131 divides a frequency of a clock signal f_clk by 8 to generate signals sin(wt) and cos(wt) which have frequencies approximately equal to that of a PSK modulated digital signal DATA and have phases different by π/2.例文帳に追加

分周器１３１は、クロック信号f_clkを８分周することにより、PSK変調されたデジタル信号DATAとほぼ同じ周波数の互いにπ／２だけ位相が異なる信号sin(wt)、信号cos(wt)を生成する。 - 特許庁

A signal of a carrier wave section is extracted by a BPF circuit f1 having a center frequency near a fundamental frequency of the wobble signal Swb, and a clock signal Stim is produced by a PLL circuit f2.例文帳に追加

ウォブル信号Ｓwbの基本周波数近傍の中心周波数を有するＢＰＦ回路ｆ１により搬送波部の信号を抽出し、ＰＬＬ回路ｆ２によりクロック信号Ｓtimを生成する。 - 特許庁

The secondary PLL circuit 102 outputs 14-bit data controlling the phase and/or frequency of its own clock signal in response to the phase and/or frequency of the extracted timing component.例文帳に追加

２次ＰＬＬ回路１０２は、抽出されたタイミング成分の位相及び／又は周波数に応じて自身のクロック信号の位相及び／又は周波数を制御する１４ビットのデータを出力する。 - 特許庁

An oscillating circuit 340 generates a clock signal OSCK having a lower frequency Ha than a frequency Hr of a normal time while the detecting signal PWUP is at a high level (active) and outputting it.例文帳に追加

発振回路３４０は、検出信号ＰＷＵＰがハイレベル（アクティブ）の間、通常時の周波数Ｈｒよりも低い周波数Ｈａのクロック信号ＯＳＣＫを生成して出力する。 - 特許庁

This digital frequency value is converted into an analog voltage in a D/A converter 104, and a VCO 105 outputs a synchronization clock of a frequency corresponding to a voltage to be outputted from the D/A converter 104.例文帳に追加

このデジタル周波数値は、Ｄ／Ａ変換器１０４でアナログ電圧に変換され、ＶＣＯ１０５は、Ｄ／Ａ変換器１０４が出力する電圧に応じた周波数の同期クロックを出力する。 - 特許庁

The phase frequency detector 12 detects a frequency difference and a phase difference between a clock signal and a comparison signal derived from an output signal of the PLL 10, communicates them respectively to the first and second charge pumps.例文帳に追加

位相周波数検出器１２は、クロック信号と、ＰＬＬ１０の出力信号から得られる比較信号との周波数差、位相差を検出し、それぞれ第一と第二の電荷ポンプに送る。 - 特許庁

A 1st PLL circuit 230 generates a synchronizing signal CP2 synchronized with the resonance frequency of a resonance scanner 210 and a clock signal MCK having frequency (n) times as high as the signal CP2.例文帳に追加

第１のＰＬＬ回路２３０は、共振スキャナ２１０の共振周波数に同期する同期信号ＣＰ２および同期信号ＣＰ２のｎ倍の周波数を有するクロック信号ＭＣＫを生成する。 - 特許庁

A synchronizing signal generator 9 uses frame frequency information FRP extracted in a receiver 2 and a clock signal clk2 and counts the number of clocks within one frame indicated by the frame frequency information FRP.例文帳に追加

同期信号生成器９は、受信器２で抽出したフレーム周波数情報ＦＲＰとクロック信号ｃｌｋ２を用い、フレーム周波数情報ＦＲＰが示す１フレーム内のクロック数をカウントする。 - 特許庁

In this time correction device of an information apparatus using a real-time clock, a standard frequency time signal radio wave is received, and time information included in the standard frequency time signal radio wave is obtained.例文帳に追加

リアルタイムクロックを用いている情報機器の時刻補正装置において、標準周波数時報電波を受信し、当該標準周波数時報電波に含まれている時刻の情報を取得する。 - 特許庁

In the first DA conversion section 302, a lower bit control section 330 performs a frequency dividing operation and selects a low-order current source cell 533 of a weighting current value using a 1/2^k frequency-divided clock.例文帳に追加

第１ＤＡ変換部３０２において、下位ビット制御部３３０は、分周動作を行ない１／２＾ｋ分周クロックを使用して重付け電流値の下位電流源セル５３３を選択する。 - 特許庁

In the transmitter, a clock frequency F_1 to a carrier frequency f_1 of a first band, and F_2(=k×F_1, k is an integer) to f_2(f_1<f_2) of a second band are set to a relation of f_1<(2×F_1) and f_2<(2×F_2).例文帳に追加

第１の帯域のキャリア周波数ｆ_1に対するクロック周波数Ｆ_1と、第２の帯域のｆ_2（ｆ_1＜ｆ_2）に対するＦ_2（＝ｋ×Ｆ_1、ｋは整数）とが、ｆ_1＜(２×Ｆ_1)且つｆ_2＜(２×Ｆ_2)の関係に設定される。 - 特許庁

The frequency deviation of an AT cut crystal oscillator used for a high frequency oscillation circuit 6 is smaller than that of a tuning fork type crystal oscillator used for an oscillator which generally oscillates a clock for operation.例文帳に追加

高周波発振回路６に使用されているＡＴカット水晶振動子は、一般に動作用クロックを発振する発振器に使用される音叉型水晶振動子よりも周波数偏差が少ない。 - 特許庁