「clock-case」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

Even in the case of carrying out the same series of data processing, power consumption states are prevented from being the same by thinning a clock signal A supplied to circuit resources 105 to 109 in accordance with an output signal B that changes with time so that the data processing can not be analyzed from power consumption.例文帳に追加

回路資源１０５〜１０９に供給するクロック信号Ａを経時的に変化する出力信号Ｂに対応して間引きすることにより、同一の一連のデータ処理を実行する場合でも電力の消費状態が同一とならないようにし、消費電力からデータ処理を解析できないようにする。 - 特許庁

In the case of inputting the analog video signals of the plural video formats, the video signal of an SDTV is sampled by the frequency which is almost the same as that of the dot clock of the video signal of an HDTV so that an analog low pass filter required as the preprocessing of A/D conversion is also used for the HDTV.例文帳に追加

複数の映像フォーマットのアナログ映像信号を入力可能とする場合に、ＳＤＴＶの映像信号をＨＤＴＶの映像信号のドットクロックと同程度の周波数でサンプリングすることで、Ａ／Ｄ変換の前処理として必要になるアナログローパスフィルタを、ＨＤＴＶ用のもので共通化することができる。 - 特許庁

And in this case, as a circuit having no feedback loop is used for the equalizing circuit 7, an output signal of this equalizing circuit 7 is supplied to a phase lock loop 11 and can be used for extracting a data clock of a reproduced signal when analog/digital conversion is performed by the A/D converter 6.例文帳に追加

そしてこの場合に、等化回路７には例えば帰還ループを有しない回路が用いられるので、この等化回路７の出力信号を位相ロックループ１１に供給してＡ／Ｄ変換器６でアナログ−デジタル変換を行う際の再生信号のデータクロックの抽出に用いることができる。 - 特許庁

In the case of the frequency spread profile of the center spread, a relation among a communication rate 'A (bit/s)' of a start/stop synchronizing type communicating means 3 and an oscillation frequency 'B (Hz)' of a crystal oscillator 4 and a frequency spread cycle 'C (clock)' of the frequency spread oscillator 1 satisfies B=A×C×n (n is a positive integer).例文帳に追加

センタ−スプレッドの周波数拡散プロファイルの場合、調歩同期式通信手段３の通信レート「Ａ（ｂｉｔ／ｓ）」と、水晶発振器４の発振周波数「Ｂ（Ｈｚ）」と、周波数拡散発振器１の周波数拡散周期「Ｃ（クロック）」との関係がＢ＝Ａ×Ｃ×ｎ（ｎは正の整数）を満足するようにする。 - 特許庁

To perform data transfer between respective modules, even in the case of using a transfer clock that is equal to or lower than the range of the operation frequency of the transmitting side driver circuit and the receiving side receiver circuit of an interface actually performing the data transfer in an image forming device, which performs data transfer between respective modules by utilizing a differential serial data bus.例文帳に追加

各モジュール間のデータ転送を差動型シリアルデータバスを利用して行なう画像形成装置において、そのデータ転送を実際に行なうインタフェースの送信側のドライバ回路及び受信側のレシーバ回路の動作周波数範囲以下の転送クロックを用いる場合でも、各モジュール間のデータ転送を行なえるようにする。 - 特許庁

To provide a semiconductor integrated circuit which evaluates a PLL circuit, by applying stress to each operated component circuit in the frequency range used usually without changing the characteristics of analog circuits such as voltage controlled oscillator into low frequency, even when a reference clock signal 3 of low frequency is inputted as in the case of a burn-in test.例文帳に追加

バーンインテスト時のように低周波数の基準クロック信号３を入力した場合にも、電圧制御発振器などのアナログ回路の特性を低周波数用に切り替えることなく、通常時使用する周波数範囲で各構成回路を動作させストレスをかけることで、ＰＬＬ回路の評価を可能にする半導体集積回路を提供する。 - 特許庁

To accurately apply circuit processing to a received optical pulse signal without malfunction even when a phase of a clock pulse of a light receiving side is advanced or delayed with respect to an input pulse signal by generating a synchronizing signal in a pseudo way even in the case of an asynchronous type photoelectric sensor wherein an oscillation circuit is respectively provided on a light projection side and a light receiving side.例文帳に追加

投光部側と受光部側にそれぞれ発振回路を有している非同期型の光電センサの場合でも、擬似的に同期信号を作成して、入力パルス信号に対して受光部側のクロックパルスの位相が進んだり、遅れたりした場合でも、誤動作せずに、受光したパルス信号を正確に回路処理できるようにすること。 - 特許庁

The locking confirming support electronic device 1 is constituted of an electronic clock 10 having a time setting button 15, a function button 16, a liquid crystal display 17, a buzzer 18 and a confirming button 5 for confirming the locking confirming time, and a key case opening-closing sensor 4 assembled together.例文帳に追加

施錠確認支援用電子装置１は、保護蓋３ａがヒンジにより取付けられた専用のプラスチック製カード型ケース３に、時刻設定ボタン１５、機能ボタン１６、液晶表示器１７、ブザー１８、及び施錠確認時刻を確認するための確認ボタン５を有する電子時計１０と、キーケース開閉センサ４が組み付けられて構成されたものである。 - 特許庁

In case of a differential input system, a differential input circuit 16 fetches an EVEN data by a DFFN 32 at the timing of the fall of a clock signal, from an output signal (out) of a differential amplifier 30 to which a data signal input to a P-side input terminal 12 and a data signal input to an N-side input terminal 14 are input.例文帳に追加

差動入力方式の場合には、差動入力回路１６は、Ｐ側入力端子１２に入力されたデータ信号及びＮ側入力端子１４に入力されたデータ信号が入力される差動アンプ３０の出力信号ｏｕｔから、ＤＦＦＮ３２がクロック信号の立ち下がりのタイミングでＥＶＥＮデータを取り込む。 - 特許庁

To provide a phase-locked oscillator for realizing a high-speed phase synchronism in the case of utilizing an LPF (low-pass filter) provided on the phase-locked oscillator, particularly also as a filter for eliminating noise superimposed on a reference input clock with respect to the phase-locked oscillator that is used for a transmission apparatus or the like constituting a digital synchronizing network.例文帳に追加

ディジタル同期網を構成する伝送装置等において用いられる位相同期発振器に係わり、特に位相同期発振器が備えるＬＰＦを、基準となる入力クロックに重畳される雑音を除去するフィルタとしても利用する場合において高速位相同期を実現する位相同期発振器を提供することを目的とする。 - 特許庁

On the other hand, when generated electric energy by an electromagnetic wave to be received from the external device 20 is sufficient, and bi-directional communication with the external device 20 continuously succeeds over the predetermined specific number of times, the operation clock of the non-contact IC card 11 is increased by one stage in the case of the next communication, so that higher speed processing can be achieved.例文帳に追加

一方、外部装置２０から受信する電磁波による生成電力量が十分であって、予め定めた規定の回数に渡って外部装置２０との間で双方向通信が連続して成功している場合には、その次の通信の際に非接触ＩＣカード１１の動作クロックを１段階引き上げて、より高速な処理を実施する。 - 特許庁

To provide an image reader capable of synchronizing various kinds of control signals without changing circuit constitution in the case of having changed the ratio of the driving frequency of a photoelectric conversion means and an input clock frequency, the number of the output channels of the photoelectric conversion means, adjusting precision with respect to the pulse width and the phase of a control signal, etc.例文帳に追加

光電変換手段の駆動周波数と入力クロック周波数との比、光電変換手段の出力チャンネル数、および制御信号のパルス幅と位相に対する調整精度などを変更した場合に、回路構成を変更することなく各種制御信号の同期をとることができる画像読み取り装置を提供すること。 - 特許庁

If a received image is delayed as in the case where a broadcast is viewed and listened at an arbitrary place via a portable television which cannot directly receive radio waves from a broadcasting station, the correct time can be displayed by adding time data from the standard clock 10 to the image received by the image receiver and displayed on the screen.例文帳に追加

映像受信装置２で受信した映像に標準時計１０からの時刻データを付加して、オンスクリーン表示させることにより、放送局からの電波を直接受信できない携帯型テレビなどで任意の場所で放送視聴する場合など、受信映像が遅延している場合でも正確な時刻表示を行なうことができる。 - 特許庁

In the case of transmitting the analog signal of sound, a picture, etc., it is first modulated by an analog modulator 13 (AM, FM, or PM), sampled next by an analog pulse modulator 14 (PAM, PWM, or PPM), thereafter converted to an analog pulse string, digitized in synchronism with a reference clock signal, modulated by a digital modulator 19 corresponding to wireless, and transmitted.例文帳に追加

音声及び画像等のアナログ信号を伝送する場合、初めにアナログ変調器１３（ＡＭ、ＦＭ、ＰＭ）で変調を行い、次にアナログパルス変調器１４（ＰＡＭ、ＰＷＭ、ＰＰＭ）で標本化した後、アナログパルス列に変換し、基準クロック信号に同期させてデジタル化を行い、無線に対応したデジタル変調器１９で変調し伝送する。 - 特許庁

To provide a clocking circuit capable of accurately generating clocks, even in the case of continuously receiving a plurality of transport packets to which time information is added, and a clock adjustment method, and to provide a video processor capable of accurately decoding the transport packets, even when the plurality of transport packets to which the time information has been added are received continuously.例文帳に追加

時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、クロックを正確に生成することが可能なクロック回路およびクロック調整方法を提供し、時刻情報が付加されたトランスポートパケットを複数連続して受信した場合においても、トランスポートパケットを正確にデコードすることが可能な映像処理装置を提供する。 - 特許庁

In the case where simultaneous reading and writing operations are performed to the same row address, the start of a writing operation is delayed until the reading operation is completed by inputting a read word line pulse signal RP which is to be outputted from a read control circuit 116a for the purpose of memory access to a write control circuit 106a based on the read enable signal nre and a read clock signal clkr of external inputs.例文帳に追加

同一ロウアドレスに対して同時にリードライト動作が行われる場合は、外部入力のリードイネーブル信号ｎｒｅ、リードクロック信号ｃｌｋｒに基づいて、リード制御回路１１６ａがメモリアクセスのために出力するリードワード線パルス信号ＲＰをライト制御回路１０６ａに入力し、リード動作の終了までライト動作開始を遅延させる。 - 特許庁

To provide a clock data recovery circuit wherein a gain of a voltage-controlled oscillator at phase comparison can be designed small by always carrying out the phase comparison and frequency comparison in parallel, a fast response of a PLL for phase synchronization can be designed, and voltage adjustment at a frequency comparator side can cope with even a case of occurrence of external temperature variations and power supply voltage fluctuations.例文帳に追加

周波数比較と位相比較を常時並行して行い、位相比較時の電圧制御発振器のゲインを小さく設計できると共に、位相同期のためのＰＬＬの応答性も速く設計することができ、外部の温度変動や電源電圧変動が起こった場合でも周波数比較側の電圧調整で対応できるクロックデータリカバリ回路を得る。 - 特許庁

To perform normal quadrature demodulation on a plurality of reception signals in spite of using one sampling clock by using a numerical controlled oscillator for a variable local signal generator when demodulating a baseband signal from an IF signal obtained by performing frequency conversion on the reception signals simultaneously with A/D conversion in a case where a plurality of transmission signals of different frequencies are to be received.例文帳に追加

周波数の異なる複数の送信信号を受信する場合に、各受信信号をＡ／Ｄ変換と同時に周波数変換して得たＩＦ信号からベースバンド信号を復調するに際して、可変局所信号発生器に数値制御発振器を使用し、１個のサンプリングクロックを用いながらも、それら複数の受信信号に対して正常な直交復調が実現できるようにする。 - 特許庁

The method of verifying asynchronous circuit defines the metastable state of output data according to whether or not the input data of a logic circuit is different from a value held by the logic circuit when the clock signal of the logic circuit is active, generates a prescribed value accompanying the metastable state and outputs the prescribed value from the logic circuit only for a fixed period in the case of verifying the operation of an asynchronous logic circuit.例文帳に追加

本発明に係る非同期回路の検証方法は、非同期の論理回路の動作を検証する場合に、論理回路のクロック信号がアクティブな状態のときに、論理回路の入力データがその論理回路に保持された値と異なるか否かによって、出力データのメタステーブル状態を定義し、このメタステーブル状態に伴う所定の値を発生して論理回路から一定期間だけ出力させるものである。 - 特許庁