「complementary circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

To prevent the deviation of relative edges of an internally complementary signal when amplified and to perform accurate signal processing in a semiconductor integrated circuit device that is provided with a signal processing circuit performing signal processing based on an internal complementary signal obtained by amplifying an externally complementary signal.例文帳に追加

外部相補信号を増幅した内部相補信号に基づいて信号処理を行う信号処理回路を備えた半導体集積回路装置において、増幅時の内部相補信号の相対的なエッジのずれを防止して、正確な信号処理を行わせる。 - 特許庁

An amplifying circuit amplifies each differential output of a differential amplifier 60 by current amplifying circuits 701 and 702 as an output circuit having a CMOS (Complementary Metal Oxide Semiconductor) current mirror.例文帳に追加

差動アンプ６０の差動の出力のそれぞれを、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）カレントミラーの構成を備える出力回路としての電流増幅回路７０１および７０２で増幅する増幅回路である。 - 特許庁

In the constitution of a delay line 22 in the PLL circuit, a complementary clock signal ECK and a complementary clock signal ECK whose phase differences are adjusted are input alternately to a delay stage.例文帳に追加

ＤＬＬ回路における遅延ライン２２の構成において位相差が調整された相補なクロック信号ＥＣＫ，／ＥＣＫを交互に遅延段に入力する。 - 特許庁

During read-out operation, after the complementary bit lines BLT, BLB are charged to the prescribed potentials by a pre-charge circuit 60, they are discharged in accordance with each of complementary data.例文帳に追加

読み出し動作時、相補ビット線ＢＬＴ，ＢＬＢは、プリチャージ回路６０によって所定の電位に充電された後に、相補データのそれぞれに応じて放電される。 - 特許庁

Two delay lines 32, 33 included in the DLL circuit receive clock signals BUFFCLK and BUFFZCLK which are complementary each other and output complementary clock signals CLKP and CLKN for output.例文帳に追加

ＤＬＬ回路に含まれる２つのディレイライン３２，３３は互いに相補なクロック信号ＢＵＦＦＣＬＫ，ＢＵＦＦＺＣＬＫを受けて相補な出力用のクロック信号ＣＬＫＰ，ＣＬＫＮを出力する。 - 特許庁

The master latch circuit 2 and the slave latch circuit 3 work as the latch circuits mutually responding to the complementary signals, and whole of the transparent latch circuit 10 works as a flip flop circuit.例文帳に追加

よって、マスタラッチ回路２及びスレーブラッチ回路３は互いに相補の信号に応答するラッチ回路として動作し、トランスペアレントラッチ回路１０全体としてはフリップフロップ回路として動作する。 - 特許庁

At this time, the latch stop circuit 5 outputs the ϕG5 as the complementary signal of the signal ϕIV4.例文帳に追加

このとき、ラッチ停止回路５は信号φＩＶ４と相補の信号を信号φＧ５として出力する。 - 特許庁

The cell forming a semiconductor integrated circuit includes the standard cell in the type for in-phase drive of the complementary transistor pairs.例文帳に追加

所望の回路を形成するためのセルに相補対を同相駆動するタイプのスタンダードセルを含む。 - 特許庁

A PWM control circuit 7 on/off drives, in complementary manner, transistors 5 and 6 by a PWM drive signal.例文帳に追加

ＰＷＭ制御回路７は、トランジスタ５、６をＰＷＭ駆動信号により相補的にオンオフ駆動する。 - 特許庁

METHOD AND CIRCUIT FOR DOWN-CONVERTING SIGNAL WITH USE OF COMPLEMENTARY FET WITH ENHANCED DYNAMIC RANGE例文帳に追加

ダイナミックレンジを改良した相補的ＦＥＴを使用して信号をダウン−コンバートする方法および回路 - 特許庁

A complementary metal oxide semiconductor (CMOS) imager flush reset circuit 400 is provided.例文帳に追加

本発明は、相補型金属酸化膜半導体（ＣＭＯＳ）撮像装置フラッシュリセット回路４００を提供する。 - 特許庁

To provide a complementary type optical wiring circuit that can reduce a drive voltage and suppress output drift.例文帳に追加

駆動電圧の低減化、出力ドリフトの抑制を図った相補型光配線回路を提供する。 - 特許庁

This memory is provided with: a nonvolatile memory cell 11 for storing complementary data; a complementary bit line including first and second bit lines BLT and BLB connected to the nonvolatile memory cell 11; and a sense amplifier circuit connected to the complementary bit line.例文帳に追加

相補データを記憶する不揮発性メモリセル１１と、不揮発性メモリセル１１に接続された第１ビット線ＢＬＴと第２ビット線ＢＬＢからなる相補ビット線と、相補ビット線に接続されたセンスアンプ回路と、を備える。 - 特許庁

To provide a complementary buffer circuit with a simple circuit configuration that can prevent a through-current from flowing through between a power supply terminal and a ground terminal.例文帳に追加

簡易な回路構成で電源端子と接地端子間に貫通電流が流れないようにする相補型バッファ回路を提供する。 - 特許庁

When using data bus lines 6a and 6b as complementary data bus, a complementary data signal ZDATA1 is applied to the data bus line 6b by a switching circuit 26, and an unwanted output buffer circuit 46 is deactivated by a switching circuit 72.例文帳に追加

データバス線６ａ、６ｂを相補データバスとして使用する場合には、切換回路２６によって相補データ信号ＺＤＡＴＡ１をデータバス線６ｂに与え、切換回路７２によって不要となる出力バッファ回路４６が非活性化される。 - 特許庁

To enable evaluating cell characteristics of a memory circuit having a pair of complementary memory cell arrays with the same standard as a memory circuit having a single cell array.例文帳に追加

相補メモリセル対アレイを有するメモリ回路のセル特性を、シングルセルアレイを有するメモリ回路と同等の基準で評価できるようにする。 - 特許庁

A signal conversion circuit 302 converts the first complementary signals into second complementary signals (S3, S4 or S5 and S6) having a voltage component where a negative power source VPP- is set to be a reference.例文帳に追加

第１の相補信号は、信号変換回路３０２により、負電源ＶＰＰ−を基準とした電圧成分を有する第２の相補信号（Ｓ３，Ｓ４またはＳ５，Ｓ６）に変換される。 - 特許庁

To make the dual gate of a semiconductor integrated circuit device wherein a high withstand voltage complementary MISFET and a low withstand voltage complementary MISFET are formed on the same semiconductor substrate.例文帳に追加

高耐圧相補型ＭＩＳＦＥＴと低耐圧相補型ＭＩＳＦＥＴを同一半導体基板上に形成する半導体集積回路装置のデュアルゲート化を実現する。 - 特許庁

An input circuit outputting an internally complementary signal clkz and a clkz bar which respond to an externally complementary signal CLK and a CLK bar consists of input circuits 2d and 2e being as 1st and 2nd differential amplifier circuits.例文帳に追加

外部相補信号CLK ，CLK バーを応答した内部相補信号clkz，clkzバーを出力する入力回路は、第１，第２の差動増幅回路としての入力回路２ｄ，２ｅで構成される。 - 特許庁

An inverter main circuit 73 of a half-bridge type inverter circuit 72 has MOS-type N-channel and P-channel electric field effect transistors Q1 and Q2 which are complementary to each other.例文帳に追加

ハーフブリッジ形のインバータ回路72のインバータ主回路73は、相補形となるＭＯＳ形のＮチャネルおよびＰチャネルの電界効果トランジスタQ1，Q2を有している。 - 特許庁

The charge pump drive circuit 10A comprises a complementary inverter circuit including a P-channel type MOSFET 30 and an N-channel type MOSFET 31.例文帳に追加

本発明によるチャージポンプ駆動回路１０Ａは、Ｐチャネル型ＭＯＳＦＥＴ３０とＮチャネル型ＭＯＳＦＥＴ３１とを備える相補型インバータ回路を具備する。 - 特許庁

The synchronous circuit 16 outputs the output signal (g) of the control circuit 15 as the select signal S synchronously to the complementary signals (a) and (b).例文帳に追加

同期回路１６は、選択制御回路の出力信号ｇを相補信号ａ，ｂに同期させ、その信号をセレクト信号Ｓとして出力する。 - 特許庁

A reference signal generating circuit 6 outputs a reference signal based on a complementary signal obtained by inverting the output signal from the latch circuit 4 and a control signal from a control circuit 7.例文帳に追加

基準信号発生回路６は、ラッチ回路４から出力信号を反転した相補的信号と制御回路７からの制御信号とに基づいて基準信号を出力する。 - 特許庁

In a complementary semiconductor circuit, width of the power supply wiring in the low voltage side and width of the power supply wiring in the high voltage side are changed.例文帳に追加

相補型半導体回路において、低電位側の電源配線と高電位側の電源配線の幅を変える。 - 特許庁

The second current mirror circuit includes a second transistor of a second channel complementary with the first channel which is the input side transistor.例文帳に追加

第２カレントミラー回路は、入力側トランジスタである前記第１チャネルと相補の第２チャネルの第２トランジスタを備える。 - 特許庁

The circuit 520 receives one input data signal DATAi and two types of complementary reference signals VREF and /VERF.例文帳に追加

一つの入力データ信号ＤＡＴＡｉと、相補的な２つの基準信号ＶＲＥＦ、／ＶＲＥＦを受信する。 - 特許庁

This carry logic circuit generates a complementary carry signal by using a group generation signal and a group propagation signal.例文帳に追加

本桁上げ論理回路は、群生成信号および群伝播信号を使用して相補的な桁上げ信号を生成する。 - 特許庁

The input voltage generation circuit is adapted to generate a complementary input voltage at an input node responsive to the digital signals.例文帳に追加

入力電圧発生回路は、デジタル信号に応答して、入力ノードに相補的な入力電圧を発生する。 - 特許庁

To obtain an integrated CMOS circuit which requires preparation or evaporation of two different materials for forming a complementary device.例文帳に追加

相補デバイスを形成するために二つの異なる材料の調製または蒸着を必要とする集積ＣＭＯＳ回路。 - 特許庁

To prevent the operation speed of a sampling latch circuit from decreasing when it takes time to change the state of a CMOS (Complementary Metal Oxide Semiconductor) latch cell.例文帳に追加

ＣＭＯＳラッチセルの状態を変化させるのに時間がかかると、サンプリングラッチ回路の動作スピードが遅くなる。 - 特許庁

The selection circuit 13 selects either one of a complementary signal composed of a positive-phase signal (a) or a complementary signal composed of an anti-phase signal (b) in accordance with a select signal S and outputs the selected signal (c).例文帳に追加

選択回路１３は、セレクト信号Ｓに応じて正相信号ａと逆相信号ｂからなる相補信号のうちのいずれか一方を選択し、その選択信号ｃを出力する。 - 特許庁

To provide a comparator with non-complementary input structure in order to improve technical problems such as power consumption, number of transistors and a throughput delay in a conventional comparator circuit with a complementary input structure.例文帳に追加

従来の相補入力構造を有する比較回路での消費電力、トランジスタ数、スループット遅延などの技術上問題点を改善すべく、非相補入力構造を有する比較回路を提供する。 - 特許庁

To provide an electrooptical device which improves stability of the operation of a complementary circuit by optimizing the threshold voltage of an electric field effect type transistor constituting the complementary circuit corresponding to a driving voltage, and to provide electrooptical equipment equipped with the same.例文帳に追加

相補回路を構成する電界効果型トランジスタのしきい値電圧を駆動電圧に対応させて最適化することにより、相補回路の動作の安定性を向上した電気光学装置、およびそれを備えた電気光学装置を提供すること。 - 特許庁

A slave circuit 20 comprises a differential amplification circuit 20a for taking in an output of the master circuit in response to a clock CK- and a latch circuit 20b for holding an output of the differential amplification circuit 20a during a complementary clock period and outputs a signal resulting from dividing the frequency of the clock.例文帳に追加

スレーブ回路20はクロックCK-に応答してマスター回路の出力を取り込む差動増幅回路20aと、相補的なクロック周期の間差動増幅回路20aの出力を保持するラッチ回路20bとから成り、クロックを分周した信号を出力する。 - 特許庁

This synchronization circuit 1 includes a control signal generation section 11, a complementary signal generating section 12, and an output selection section 13.例文帳に追加

本発明にかかる同期化回路１は、制御信号生成部１１、補完信号生成部１２、出力選択部１３を備える。 - 特許庁

The second differential circuit has a plurality of enhancement type transistors (MP1, MP2) which are complementary to the depletion type transistors (MN1, MN2).例文帳に追加

第２差動回路は、デプレッション型トランジスタ（ＭＮ１、ＭＮ２）と相補の複数のエンハンスメント型トランジスタ（ＭＰ１、ＭＰ２）を備える。 - 特許庁

To provide a millimeter wave radio device which achieves downsizing by disposing overlappingly a CMOS-IC (complementary metal-oxide semiconductor integrated circuit) and a patch antenna.例文帳に追加

ＣＭＯＳ−ＩＣとパッチアンテナとを重ねて配置することを可能とし、小型化を実現したミリ波無線装置を提供する。 - 特許庁

The complementary outputs of the flip flop 3 control a gate circuit 4, which supplies clock pulses from a clock input to the output of a stage.例文帳に追加

フリップフロップの補完出力が、クロック入力から段の出力へとクロックパルスを供給するゲート回路を制御する。 - 特許庁

An output circuit outputs a pair of complementary driving signals for driving a piezoelectric element with a driving power supply as a power supply.例文帳に追加

また、出力回路では、駆動電源を電源として、圧電素子を駆動する一対の相補的な駆動信号を出力する。 - 特許庁

The differential switching circuit includes planar-type transistors Tr1 and Tr2 to output mutually complementary electric pulse signals.例文帳に追加

上記の差動スイッチング回路はプレーナ型のトランジスタＴｒ１，Ｔｒ２を含み、互いに相補的な電気パルス信号を出力する。 - 特許庁

To provide a voltage controlled oscillation circuit which can produce a complementary clock signal of high accuracy with low power consumption.例文帳に追加

低い消費電力で、精度の高い相補クロック信号を発生することが可能な電圧制御型発振回路を提供する。 - 特許庁

To provide a semiconductor nanowire device for achieving a high on current for a high-performance complementary-metal oxide semiconductor (CMOS) circuit.例文帳に追加

高性能の相補型金属半導体（ＣＭＯＳ）回路の為の高いオン電流をもたらす半導体ナノワイヤ・デバイスを提供する。 - 特許庁

The complementary inverter circuit drives a charge pump circuit 20 in accordance with input voltages input to the first gate G1 and the second gate G2 between which a potential difference arises.例文帳に追加

相補型インバータ回路は、互いに電位差が生じた第１ゲートＧ１及び第２ゲートＧ２に入力される入力電圧に応じてチャージポンプ回路２０を駆動する。 - 特許庁

To reduce the noise of latch output signals of a sense amplifier/latch circuit which senses and latches complementary signals in response to a sense-amplifier activating signal and transfers them to a next-stage circuit.例文帳に追加

相補信号をセンスアンプ活性化信号に応答してセンスしかつラッチして次段回路へ伝達するセンスアンプ／ラッチ回路のラッチ出力信号のノイズを低減する。 - 特許庁

An integrated circuit includes a bulk technology integrated circuit (bulk IC) having a bulk silicon layer and complementary MOSFET (CMOS) transistors fabricated thereon.例文帳に追加

集積回路は、バルクシリコン層及びバルクシリコン層の上に製造された相補型ＭＯＳＦＥＴ（ＣＭＯＳ）トランジスタを有するバルク技術集積回路（バルクＩＣ）を備えている。 - 特許庁