「complementary circuit」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

An input inverter section 10 inverts a plurality of input signals a, b, c, to produce complementary signals inverse of a, inverse of b, inverse of c and gives the input signals and the complementary signals to a logic circuit network 20.例文帳に追加

入力インバータ部１０において、複数の入力信号ａ，ｂ，ｃを反転して相補的な信号／ａ，／ｂ，／ｃを生成し、これらの入力信号と相補的な信号を論理回路網２０に与える。 - 特許庁

A semiconductor device includes: level shift circuits LV1, LV2 having the same circuit configuration; an input circuit for supplying complementary input signals to the level shift circuits LV1, LV2, respectively; and an output circuit for converting in phase and then short-circuiting complementary output signals output from the level shift circuits LV1, LV2.例文帳に追加

互いに同じ回路構成を有するレベルシフト回路ＬＶ１，ＬＶ２と、レベルシフト回路ＬＶ１，ＬＶ２に相補の入力信号をそれぞれ供給する入力回路と、レベルシフト回路ＬＶ１，ＬＶ２から出力される相補の出力信号を同相に変換した後に短絡する出力回路とを備える。 - 特許庁

The local write driver circuit for an integrated circuit device memory array requires only one write enable signal for coupling complementary data signals between a global write data line and a local write data line, the circuit does is not required to supply the complementary write enable signal as conventional embodiment.例文帳に追加

集積回路装置メモリアレイのためのローカル書込ドライバ回路は、グローバル書込データ線とローカル書込データ線との間に相補なデータ信号を結合するために書込イネーブル信号を１つしか必要としないことにより、従来の実現例に見られるような相補な書込イネーブル信号を供給する必要を回避する。 - 特許庁

The local write-in driver circuit for an integrated circuit device memory array requires only one write-in enable-signal for coupling complementary data signals between a global write-in data line and a local write-in data line, the circuit does not require to supply the complementary write-in enable- signal as conventional embodiment.例文帳に追加

集積回路装置メモリアレイのためのローカル書込ドライバ回路は、グローバル書込データ線とローカル書込データ線との間に相補なデータ信号を結合するために書込イネーブル信号を１つしか必要としないことにより、従来の実現例に見られるような相補な書込イネーブル信号を供給する必要を回避する。 - 特許庁

When the test signal TEST="L", the EXNOR circuit 43 operates as an inverter in a complementary mode with the switches 21 and 22.例文帳に追加

テスト信号ＴＥＳＴ＝"Ｌ"のとき、ＥＸＮＯＲ回路４３はインバータとして動作し、スイッチ２１と２２とで相補的に動作する。 - 特許庁

A complementary emitter follower circuit 7 supplies a differential current ΔIa, a difference between the reference current I5a and reference current I6a, to a DUT.例文帳に追加

相補型エミッタフォロワ回路７は、リファレンス電流Ｉ5aとリファレンス電流Ｉ6aとの差である差電流ΔＩaをＤＵＴに供給する。 - 特許庁

To manufacture an operational amplifier, having a phase reversal protection circuit, using a complementary metal oxide semiconductor(CMOS) process.例文帳に追加

相補型金属酸化物半導体（ＣＭＯＳ）プロセスを用いて、演算増幅器の位相反転を防ぐための保護回路を作製すること。 - 特許庁

To obtain complementary two-phase signals from a signal of a photo diode in a preamplifier circuit and to obtain a low return loss from both outputs.例文帳に追加

前置増幅回路において、フォトダイオードの信号から相補的な両相信号を得、しかも、両出力とも低いリターンロスを得る。 - 特許庁

A separation circuit 22 generates complementary color data C[Ye], C[Mg], C[Cy] for an image signal D2 whose gain for each color component is arranged by a color balance control circuit 20, and a luminance arithmetic circuit 27 generates luminance data.例文帳に追加

色バラス制御回路２０で色成分毎のゲインをそろえた画像信号Ｄ２に対して、分離回路２２で補色データＣ[Ye]、Ｃ[Mg]、Ｃ[Cy]を生成すると共に輝度演算回路２７で輝度データＹを生成する。 - 特許庁

The optional-waveform control signal generation circuit 21a consists of an optional-waveform data memory 21a1 and a complementary signal generation circuit 21a2, and the current control signal generation circuit 21b consists of a current control waveform data memory 21b1 and a D/A converter 21b2.例文帳に追加

前記任意波形制御信号発生回路21aは、任意波形データメモリ21a1と相補信号発生回路21a2で構成し、前記電流制御信号発生回路21bは、電流制御波形データメモリ21b1とD/A変換器21b2で構成する。 - 特許庁

A control method of such a static random access memory (SRAM) cell is provided that an anti-parallel storage circuit storing a logic high level or a logic low level is included across a true node and a complementary node, and the true node and the complementary node are connected respectively to a true bit line (BLT) and a complementary bit line (BLC) by first and second transistors.例文帳に追加

真ノード、相補ノード間に論理ハイレベルまたは論理ローレベルを記憶するアンチパラレル記憶回路を含み、真ノードと相補ノードとは、それぞれ第１、第２のトランジスタによって真ビット線（ＢＬＴ）と相補ビット線（ＢＬＣ）とに接続されているスタティックランダムアクセスメモリ（ＳＲＡＭ）セルの制御方法が提供される。 - 特許庁

This PLL circuit 10 comprises a first loop 50 including a structure of a general PLL circuit, and a second loop 52 for reducing a complementary sensitivity function.例文帳に追加

本発明のＰＬＬ回路１０は、一般的なＰＬＬ回路の構成を備えた第１ループ５０と、相補感度関数を低減するための第２ループ５２とを備えて構成されている。 - 特許庁

In this drive circuit for a fluorescent character display tube, a differential pulse circuit 2 generates differential pulse voltages F1, F2 being complementary with each other by turning a DC voltage VCC ON/OFF to output them as a filament voltage.例文帳に追加

差動パルス回路２は、直流電圧ＶＣＣをオン／オフして互いに相補な差動パルス電圧Ｆ１，Ｆ２を生成し、差動パルス電圧Ｆ１，Ｆ２をフィラメント電圧として出力する。 - 特許庁

The light emitting diode 22 is made to flicker by a secondary battery 24 as a power source inside the earring body 12, a switching circuit 26 and the oscillation circuit 30 utilizing a complementary MOS, etc.例文帳に追加

発光ダイオード２２は、ピアス本体１２内の電源としての二次電池２４、スイッチング回路２６および相補型ＭＯＳを利用した発振回路３０などによって点滅される。 - 特許庁

To provide a display element driving circuit and a display device capable of reducing power consumption by suppressing through current of a CMOS (complementary metal oxide semiconductor) output stage of a current driving circuit.例文帳に追加

電流駆動回路のＣＭＯＳ出力段の貫通電流を抑制して消費電力を低減することができる表示素子駆動回路および表示装置を提供することにある。 - 特許庁

Further, by disposing a selection circuit and a non-selection circuit which is turned on by the use of complementary address signals, the formation of a decoder using the same type transistor is permitted too.例文帳に追加

また、相補的なアドレス信号によってオンする選択回路および非選択回路を設けることによって、同一型のトランジスタを用いてデコーダを形成することも可能になる。 - 特許庁

Complementary source common connection switches 56 and 58 receive the oscillation signal of a resonance feedback circuit which generates an oscillation signal after starting the circuit by the resistor starter network.例文帳に追加

相補形ソース共通接続スイッチ・ペア５６、５８は、抵抗始動ネットワークによって回路を始動させた後で発振信号を生成する共振フィードバック回路の発振信号を受ける。 - 特許庁

The signals S3 and S4 in the second complementary signals are supplied to a driving circuit 305, and the signals S5 and S6 are supplied to a current driving circuit 303.例文帳に追加

ここで、第２の相補信号のうち、信号Ｓ３および信号Ｓ４は駆動回路３０５に供給され、信号Ｓ５および信号Ｓ６は電流駆動回路３０３に供給される。 - 特許庁

A time counter circuit 28 for counting a prescribed time when the semiconductor device shifts to the low power operating mode includes a CR time constant circuit 54 and a complementary NOR gate 52.例文帳に追加

半導体装置において、低電力動作モードに移行する際に所定時間を計時する計時回路２８は、ＣＲ型時定数回路５４と、相補型のＮＯＲゲート５２とを含む。 - 特許庁

An address latch circuit 14 latches an address signal AD by ANDing the signals CLKi and RASi and transmits a complementary address signal ADD to a predecode circuit 15.例文帳に追加

アドレスラッチ回路１４は、クロック信号ＣＬＫｉとロウアドレスストローブ信号／ＲＡＳｉとの積論理にてアドレス信号ＡＤをラッチし、相補アドレス信号ＡＤＤをプリデコード回路１５に受け渡す。 - 特許庁

A memory macro 1 has a memory-cell array 2 containing a plurality of memory cells 3, complementary digit-line pair DTj and DBj connected to the memory cells 3 and a column system peripheral circuit 6 connected to the complementary digit-line pair DTj and DBj.例文帳に追加

メモリマクロ１は、複数のメモリセル３を含むメモリセルアレイ２と、メモリセル３に接続された相補デジット線対ＤＴｊ、ＤＢｊと、相補デジット線対ＤＴｊ、ＤＢｊに接続されたカラム系周辺回路６とを備えている。 - 特許庁

To enable improvement of a current amplification factor hFE even when the depth and concentration of an impurity region are limited by the specifications of a CMOS (Complementary Metal-Oxide Semiconductor) circuit.例文帳に追加

ＣＭＯＳ回路側の仕様で不純物領域の深さや濃度が制約を受けるような場合でもｈＦＥの向上を可能とする。 - 特許庁

To achieve reduction in space and cost of a standard cell to obtain the circuit for in-phase drive of a plurality of complementary transistor pairs (CMOS pairs).例文帳に追加

複数の相補トランジスタ対（ＣＭＯＳ対）を同相駆動するような回路を実現するためのスタンダードセルのスペース削減、コスト低減を図る。 - 特許庁

A booster circuit 11 (12) is connected between respective output terminals of the complementary circuits and a ground terminal GND.例文帳に追加

この一対の相補回路のそれぞれの出力端子と接地端子ＧＮＤとの間には、ブースター回路１１（１２）がそれぞれ接続されている。 - 特許庁

COMPLEMENTARY NONVOLATILE MEMORY DEVICE, OPERATION METHOD THEREFOR, MANUFACTURING METHOD THEREFOR, AND LOGIC DEVICE INCLUDING THE SAME, AND SEMICONDUCTOR DEVICE AND READ OPERATING CIRCUIT THEREOF例文帳に追加

相補型不揮発性メモリ素子、その動作方法、その製造方法、及びそれを含む論理素子、並びに半導体装置とその読み込み動作回路 - 特許庁

An input circuit 62 connected to a tap of a delay line 60 is constituted by a pair of transistors with a complementary constitution and being grounded to a base.例文帳に追加

遅延線６０のタップに接続される入力回路６２をコンプリメンタリ構成の一対のベース接地のトランジスタ回路にて構成する。 - 特許庁

To provide a complementary signal generation circuit which enables skew to be adjusted more precisely than a conventional skew adjustment method that uses only a capacitive element.例文帳に追加

容量素子のみによるこれまでのスキュー調整方法よりもスキューの微調整を可能にした相補信号生成回路を提供する。 - 特許庁

The gate lengths (channel lengths) of complementary MISFETs (n-channel type MISFET and p-channel type MISFET), constituting circuit blocks such as a digital circuit part, an analog circuit part and a signal input/ output part, are set differently corresponding to the characteristics of the respective circuit blocks.例文帳に追加

デジタル回路部、アナログ回路部および信号入出力部などの回路ブロックを構成する相補型ＭＩＳＦＥＴ（ｎチャネル型ＭＩＳＦＥＴおよびｐチャネル型ＭＩＳＦＥＴ）のゲート長（チャネル長）は、それぞれの回路ブロックの特性に応じて異なっている。 - 特許庁

A second clock signal ϕ2, which is transmitted to a non- complementary type charge-pump circuit 4 included in a voltage transformation circuit, is produced by dividing the frequency of a 1st clock signal, supplied by a clock supply circuit 21, by a frequency-dividing circuit 22.例文帳に追加

非相補型のチャージポンプ回路４を有する電圧変換回路に対し、チャージポンプ回路４へ伝達される第２のクロック信号φ２は、クロック供給回路２１から供給される第１のクロック信号を分周回路２２により分周して生成する。 - 特許庁

The nonvolatile latch circuit comprises a complementary inverter circuit 107 in which an n-ype MFSFET 101 having a ferroelectric thin film at a gate section is combined with a p-type MOSFET 102; and a complementary inverter circuit 108 in which an n-type MFSFET 103 having a ferroelectric thin film at a gate section is combined with a p-type MOSFET 104.例文帳に追加

この発明は、ゲート部に強誘電体薄膜を有するＮ型ＭＦＳＦＥＴ１０１と、Ｐ型ＭＯＳＦＥＴ１０２とを組み合わせた相補型のインバータ回路１０７と、ゲート部に強誘電体薄膜を有するＮ型ＭＦＳＦＥＴ１０３と、Ｐ型ＭＯＳＦＥＴ１０４とを組み合わせた相補型のインバータ回路１０８と、を備えている。 - 特許庁

When an input terminal 100 is open, a P type MOS transistor 101 is turned on, an N type MOS transistor 104 is turned off, and an input of the complementary transistor circuit 105 is pulled up.例文帳に追加

入力端子100がオープン状態であるときP型MOSトランジスタ101はON、N型MOSトランジスタ104はOFFになり、相補型トランジスタ回路105の入力をプルアップする。 - 特許庁

To provide a driver circuit which avoids the change of the intermediate voltage of complementary type output signals outputted from two output terminals as much as possible.例文帳に追加

２つの出力端子から出力される相補型の出力信号の中間電圧が変動するのを極力回避したドライバ回路を提供する。 - 特許庁

To provide a high quality circuit board by a method wherein the paste invading the complementary angle side of a squeegee is prevented from falling at the pattern printing or paste filling by a squeegeeing method.例文帳に追加

スキージング法によるパターン印刷やペースト充填時にスキージ余角側に回り込んだペースト落下を防止して、品質の高い回路基板を提供する。 - 特許庁

Further, a plurality of combining circuit cells (TOG) are provided, each having inputs respectively coupled to ones of a predetermined number of delay stage tap outputs and providing complementary outputs.例文帳に追加

所定数の遅延段タップ出力に接続された入力を有し、相補出力を供給する、複数の合成回路セル（ＴＯＧ）が設けられる。 - 特許庁

To easily provide a low price method for manufacturing, on a general purpose plastic substrate, a complementary logic circuit ensuring large logic amplitude and small power consumption.例文帳に追加

汎用プラスチック基板上に、論理振幅が大きく消費電力が小さい相補形論理回路を簡便かつ安価に製造する方法を提供すること。 - 特許庁

To achieve an output circuit provided with a temperature compensation function so as not to make a change of a complementary output signal to be unbalanced even though an ambient temperature changes.例文帳に追加

周囲温度が変化しても相補出力信号の変化がアンバランスにならないような温度補償機能を備えた出力回路を実現する。 - 特許庁

To provide a two-wire current mode circuit which can be made high in both performance and reliability at the same time by making good use of two-wire complementary signals.例文帳に追加

２線相補信号を活用して、回路の高性能化と高信頼化とを同時に達成できる２線式電流モード回路を提供すること。 - 特許庁

Respective one node of internal storage nodes of the twin cells is selected, complementary retrieving data on a pair of retrieving data lines (SL, /SL) is compared with storage data by a comparing circuit.例文帳に追加

ツインセルの内部記憶ノードをそれぞれ１つ選択して、比較回路で、検索データ線対（ＳＬ，／ＳＬ）上の相補検索データと記憶データとを比較する。 - 特許庁

To provide a semiconductor device provided with an output latch circuit outputting complementary type data as an output signal at high speed.例文帳に追加

本発明は、高速に相補型データを出力信号として出力する出力ラッチ回路を備えた半導体装置を提供することを目的とする。 - 特許庁

The level conversion circuit comprises unit level conversion circuits LS1, LS2 performing level conversion of mutually complementary input signals INS1, INS2.例文帳に追加

レベル変換回路は、互いに相補な入力信号ＩＮＳ１，ＩＮＳ２をそれぞれレベル変換する単位レベル変換回路ＬＳ１，ＬＳ２から構成される。 - 特許庁

After passing the capacitor C1, the transmission signal is clamped by the complementary diodes D1 and D2 to protect the preamplifier 11 of the receiving circuit 4.例文帳に追加

また、送信信号はコンデンサＣ１を通過後に相補ダイオードＤ１及びＤ２によりクランプされるので、受信回路４のプリアンプ１１が保護される。 - 特許庁

The circuit 120 (150) is provided with a current mode logic (CML) driver 124 (154) that includes a common mode voltage (VCM), an output node and a complementary output node.例文帳に追加

本回路は、コモンモード電圧（ＶＣＭ）を含む電流モード論理ドライバ（ＣＭＬ）（１２４，１５４）と、出力ノードと、相補的な出力ノードとを含む。 - 特許庁

To provide a circuit for remarkably reducing a low frequency noise in a complementary metal oxide semiconductor (CMOS) active pixel sensor (APS) imaging system.例文帳に追加

相補型金属酸化膜半導体（ＣＭＯＳ）型アクティブ画素センサ（ＡＰＳ）撮像方式において低周波数ノイズを著しく低減する回路を提供する。 - 特許庁

The circuit 14 has complementary 1st and 2nd clock inputs and includes a differential amplifier generating a clock receiver output 20.例文帳に追加

クロック受信装置回路（１４）は、相補形の第１及び第２クロック入力を有し、クロック受信装置出力（２０）を生成する差動増幅器を含む。 - 特許庁

To provide a color correction circuit for a color video signal with which a halftone except primary colors and complementary colors can be efficiently and independently corrected.例文帳に追加

原色及び補色以外の中間色の効率的な補正を独立して行えるようにしたカラー映像信号の色補正回路を提供する。 - 特許庁