「data cell」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

In a write operation, an error of regular data read from a regular memory cell is detected and corrected using parity data.例文帳に追加

書き込み動作時に、レギュラーメモリセルから読み出されたレギュラーデータのエラーが、パリティデータを用いて検出、訂正される。 - 特許庁

Thereby, the data are corrected to a correct expected value within the defect of the cell data of 1 bit per 1 word line.例文帳に追加

これにより、通常１ワード線あたり１ビットの本セルデータの不良までなら、正しい期待値に訂正される。 - 特許庁

Data of each bit read out simultaneously from a memory cell array MSA is amplified to a logical level by data amplifiers DA0 to DA7.例文帳に追加

メモリセルアレイＭＳＡから同時に読み出した各ビットのデータをデータアンプＤＡ0〜ＤＡ7で論理レベルに増幅する。 - 特許庁

The same data as data held by the nonvolatile memory cell 103 are written to the volatile memory cells 104, 105.例文帳に追加

揮発性メモリセル１０４、１０５には、不揮発性メモリセル１０３が保持するデータと同じデータが書き込まれる。 - 特許庁

Text data prepared by recording contents of AV data in written form are displayed in a cell that can receive an input.例文帳に追加

ＡＶデータの内容を文字おこしして作成されたテキストデータは、入力可能状態のセル内に表示される。 - 特許庁

To provide a pattern data compression processing technology for performing cell hierarchization sufficiently and increasing data compression efficiency.例文帳に追加

セル階層化を十分に行うことができ、データ圧縮効率の高いパターンデータ圧縮処理技術を提供する。 - 特許庁

A selector circuit 74 outputs selectively eight data out of plural data read out from a spare memory cell.例文帳に追加

セレクタ回路７４は、スペアメモリセルアレイから読出された複数のデータのうち、８個のデータを選択的に出力する。 - 特許庁

Each first selection circuit selectively supplies the data from the memory cell array to the first or second internal data bus.例文帳に追加

各第１選択回路は、メモリセルアレイからのデータを第１又は第２内部データバスに選択的に供給する。 - 特許庁

At the time, the data control circuit writes all data inputted from the outside and amplified by the sense amplifier in the memory cell.例文帳に追加

この際、データ制御回路は、外部から入力されセンスアンプで増幅された全てのデータをメモリセルに書き込む。 - 特許庁

Data are transferred between registers and between memory cells of the register memory cell array through the internal data bus line.例文帳に追加

内部データバス線を介してレジスタ間データ転送およびレジスターメモリセルアレイのメモリセル間のデータ転送を行う。 - 特許庁

A second data memory circuit stores the data of the first or second logical level read from the memory cell.例文帳に追加

第２のデータ記憶回路は、メモリセルから読み出された第１論理レベル又は第２論理レベルのデータを記憶する。 - 特許庁

The prediction pattern is generated using a plurality of reticle data each having at least one reticle cell and exposure data.例文帳に追加

少なくとも１つのレチクルセルを有する複数のレチクルデータと露光用データとにより予想パターンを作成する。 - 特許庁

Therefore, writing the data signal in the sense amplifier and sense amplifying of memory cell data can be performed simultaneously.例文帳に追加

したがって、データ信号のセンスアンプ２０への書込とメモリセルデータのセンス増幅とを同時に行なうことができる。 - 特許庁

A data cell, the data of a head bit in which is discriminated as effectiveness, is regarded as being valid at the next clock cycle of the CLK2.例文帳に追加

先頭ビットのデータが有効と判断されたデータセルをＣＬＫ２の次のクロックサイクルで有効と見なす。 - 特許庁

When write data includes set data, it is determined, for the memory cell in which the set data is written, whether or not there is an error in read data read from a memory cell and write data, and writing is repeatedly implemented using a first mode of writing data in all memory cells until there is no more error.例文帳に追加

書込データがセットデータを含む場合、セットデータが書き込まれるメモリセルに対し、そのメモリセルから読み込んだ読込データと書込データとに誤りがあるか否かを判定し、誤りがなくなるまで全てのメモリセルに繰り返しデータの書き込みを行う第１モードで書込動作を実施する。 - 特許庁

A control circuit gives a threshold voltage distribution at least a part of which is negative to a memory cell, thereby deleting the holding data of the memory cell, while giving a plurality of positive threshold voltage distributions to the memory cell, thereby writing a plurality of data in the memory cell.例文帳に追加

制御回路は、メモリセルに少なくとも一部が負の閾値電圧分布を与え、これによりメモリセルの保持データを消去する一方、メモリセルに正の複数通りの閾値電圧分布を与え、これによりメモリセルに複数通りのデータを書き込む。 - 特許庁

In the self-reference sense circuit 21, a first value is read from a test object cell before writing of writing data for the dummy cell of the test object, and a second value is read from the test object cell after writing of writing data for the test object cell.例文帳に追加

セルフリファレンスセンス回路２１は、テスト対象のダミーセルに対する書込データの書込み前にテスト対象セルから第１の値を読出して保持し、テスト対象セルに対する書込データの書込み後にテスト対象セルから第２の値を読出す。 - 特許庁

First paired bit line BM/BM for reading a data out of an arbitrary memory cell in a memory cell train and second paired bit line BS/BS writing a data into another arbitrary memory cell in the memory cell train are formed at different layers with an inter-layer insulating film 32 in between.例文帳に追加

メモリセル列の任意のメモリセルよりデータを読み出す第１のビット線対ＢＭ，／ＢＭと、メモリセル列の他の任意のメモリセルにデータを書き込む第２のビット線対ＢＳ，／ＢＳとは、層間絶縁膜３２を介して、それぞれ異なる層に形成される。 - 特許庁

To perform character recognition corresponding to a cell structure by properly recognizing the cell structure from a document format which has one item represented by more than one cell and one set of data represented by more than one cell.例文帳に追加

複数セルで一つの項目を表されたり、複数セルで一組のデータを表されたりした帳票形式から、セル構造を適切に認識し、セル構造に応じた文字認識処理を行う。 - 特許庁

A user cell receiving part 12 transmits a simultaneous multi-address control data part included in the control user cell to an MPU 14, and at the same time, transfers a reception user cell to a user cell transmitting part 13 as is.例文帳に追加

ユーザセル受信部１２はＭＰＵ１４に制御用ユーザセルに含まれた一斉同報制御データ部を転送すると同時に、受信ユーザセルをそのままユーザセル送信部１３に転送する。 - 特許庁

In a first write operation, a memory cell current for a write reference memory cell is selected as a write reference current, and data is written to the memory cell and either a first or a second memory cell.例文帳に追加

第１書き込み動作において、書き込みリファレンスメモリセルのメモリセル電流が、書き込みリファレンス電流として選択され、メモリセルと第１および第２リファレンスメモリセルの一方とにデータが書き込まれる。 - 特許庁

During data writing to the memory cell MC0A, 4. 5V voltage is applied to the drain of a memory cell (write nonselective cell) other than the memory cell MC0A whose drain is connected to a local bit line LBL0.例文帳に追加

メモリセルＭＣ０Ａへのデータ書込期間にはローカルビット線ＬＢＬ０にドレインが接続されるメモリセルＭＣ０Ａ以外のメモリセル（書込非選択セル）のドレインにも４．５Ｖの電圧が印加される。 - 特許庁

When a communication terminal is connected to the cell, whether or not it is the HSDPA corresponding cell is decided and when the cell corresponds to HSDPA, the communication terminal stores cell information in a data base.例文帳に追加

通信端末がセルと接続した際に、ＨＳＤＰＡ対応セルかどうかを判断し、セルがＨＳＤＰＡに対応している場合、通信端末はデータベースに当該セル情報を格納する。 - 特許庁

To facilitate data cell transfer between a master state data processing unit and a slave state data processing unit by providing a data processing unit having the master state data processing unit and the slave state data processing unit with an asynchronous transfer mode interface unit.例文帳に追加

マスタ状態データ処理ユニットとスレーブ状態データ処理ユニットとを有するデータ処理システムにおいて、非同期転送モード・インターフェース・ユニットを設け、これらのデータ処理ユニット間におけるデータ・セル転送を容易にする。 - 特許庁

And when refresh-operation, normal read-out operation of data, or write-in operation of data are not overlapped, data held in the write-data buffer 4 is rewritten in a corresponding memory cell.例文帳に追加

そして、リフレッシュ動作と、通常のデータの読み出しまたは書き込み動作とが重ならないときに、対応するメモリセルにライトデータバッファ４の保持データを書き戻す。 - 特許庁

The storing means 150 partially collates inputted cell header data 100 with one of entry data groups 102 registered in the storing means 150 based on a mask bit 101 designating the position of the collated bit of the inputted cell header data 100, and outputs new cell header data 105 at the other coincident address.例文帳に追加

入力セルヘッダデータ１００を、入力セルヘッダデータの照合ビット位置を指定するマスクビット１０１に基づいてエントリデータ記憶手段に登録されているエントリデータ群１０２の一方と部分照合を行い、一致するアドレスの他方の新セルヘッダデータ１０５を出力する。 - 特許庁

To provide a data writing circuit capable of stably writing predeter mined data into a memory cell to be selected, while preventing wrong data from being written into a non-selected memory cell.例文帳に追加

選択されるメモリセルに対して所定のデータを安定的に書き込むとともに，選択されていないメモリセルに対して誤ったデータが書き込まれることのないデータ書き込み回路を提供する。 - 特許庁

The data write (ordinary write) and data read-out (ordinary read-out) to and from the ordinary memory cell region, and the data write (redundancy write) to the FROM region are performed from an ordinary memory cell region side.例文帳に追加

通常メモリセル領域に対するデータ書込（通常書込）およびデータ読出（通常読出）と、ＰＲＯＭ領域に対するデータ書込（冗長書込）とは、通常メモリセル領域側から行なう。 - 特許庁

Contents of the memory cell are read out, it is confirmed that the contents are erased (all are '0'), after that, the refresh-data is read out from the data storing section for refreshing in which the data is temporarily stored, and rewriting is performed for the memory cell.例文帳に追加

メモリセルの内容を読み出し、内容が消去されたこと（all"0"になったこと）を確認し、その後、一時記憶したリフレッシュ用データ記憶部からリフレッシュデータを読み出し、メモリセルに再書き込みを行う。 - 特許庁

The device is provided with a data circuit 11 which holds program data to a memory cell and which changes held data according to a verified result from the memory cell, and a group 29 of bit line application voltage terminals to which different voltages are applied.例文帳に追加

メモリセルへのプログラムデータを保持し、メモリセルからのベリファイ結果に応じて保持するデータを変更するデータ回路１１と、異なる電圧が印加されるビット線印加電圧端子群２９と、を具備する。 - 特許庁

A write circuit reads first data held in a first memory cell out of a plurality of memory cells, and writes second data corresponding to the first data in a second memory cell different from the first circuit.例文帳に追加

書き込み回路は、複数のメモリセルのうちの第１のメモリセルに保持された第１データを読み出して第１のメモリセルとは別の第２のメモリセルに第１データに対応する第２データを書き込む。 - 特許庁

In the method for writing the data in the semiconductor memory device, the method includes writing data in a memory cell through two data writing steps having different magnitude relations of voltages applied to a first impurity region and a second impurity region of the memory cell.例文帳に追加

メモリセルの第１不純物領域及び第２不純物領域に印加される電圧の大小関係が互いに異なる２つのデータ書込みステップによってメモリセルにデータの書込みをなす。 - 特許庁

In the memory chip 10, data temporarily stored in the corresponding data registers are written in parallel to addresses of the memory cell arrays temporarily stored in the address registers corresponding to the memory cell arrays which are to record the data.例文帳に追加

メモリチップ１０においては、データを記録すべきメモリセルアレイに対応するアドレスレジスタが一時記憶しているメモリセルアレイのアドレスに、対応するデータレジスタが一時記憶しているデータを並列的に書き込む。 - 特許庁

The data buffer decides the data of a selected memory cell by sensing the potential of a bit line at the time of read-out and also holds the read data.例文帳に追加

上記データバッファは、読み出し時にビット線の電位をセンスして選択されたメモリセルのデータを確定させ、且つ読み出したデータを保持する。 - 特許庁

For every control period (T_AMBR), the available data amount (D_available) for each user in a cell is updated to a data amount (min((D_available+D_ref), D_ref) which is equal to or less than a reference data amount.例文帳に追加

制御周期（T_AMBR）毎に、セル内のユーザ各々の利用可能データ量（D_available）は、基準データ量以下のデータ量（min（（D_available＋D_ref），D_ref）に更新される。 - 特許庁

The conversion processing section 100 in the converter at the final stage outputs transfer data as the header conversion data for received cell data.例文帳に追加

最終段の変換装置における変換処理部１００では、転送用データを入力したセルデータのヘッダ変換用データとして出力する。 - 特許庁

Each cell for spreadsheet data in the spreadsheet data part 5 is arranged according to the definition data via a layout converting part 6 and is displayed or printed.例文帳に追加

表計算データ部５の表データの各セルを定義データに従いレイアウト変換処理部６を通じて配置し、表示あるいは印刷する。 - 特許庁

A semiconductor memory 1000 is provided with a memory cell array MA, a pair of normal data line, a pair of redundant data line, and a data line switching circuit 105.例文帳に追加

半導体記憶装置１０００は、メモリセルアレイＭＡ、ノーマルデータ線対、冗長データ線対およびデータ線切替回路１０５を備える。 - 特許庁

When an error (Er2) generated between the usual data (θ2, P2) and the approximate correction amount by interpolation is small, this data (θ2, P2) is eliminated, the new data (θ5, P5) is stored in the cell.例文帳に追加

従来データ（ク）と補完による近似補正量との誤差（Ｅｒ２）が小さいときは、該データ（ク）を削除して新データ（シ）をセルに格納する。 - 特許庁

The pair of complementary data bus transmits continuously and alternately even-numbered address data Even and odd-numbered address data Odd read out from a memory cell array.例文帳に追加

相補データバス対は、メモリセルアレイから読出される偶数アドレスデータＥｖｅｎと奇数アドレスデータＯｄｄとを連続して交互に伝送する。 - 特許庁

The data mask control part 101 outputs an internal mask signal for controlling data transfer between the memory cell array 11 and a data input/output contact terminal.例文帳に追加

データマスク制御部１０１は、メモリセルアレイ１１とデータ入出力接点とのデータ授受を制御する内部マスク信号を出力する。 - 特許庁

A data bus amplifier circuit 44 amplifying voltage difference is provided on data buses DB, /DB delivering and receiving data between a memory cell and an input/output circuit.例文帳に追加

メモリセルと入出力回路との間でデータを授受するデータバスＤＢ，／ＤＢ上に電位差を増幅するデータバスアンプ回路４４を設ける。 - 特許庁

In this case, a cell transmission timing control section 107 selects transmission timing, when no cell is transmitted in both adjacent transmission timings among the cell transmission timings obtained by dividing a cell transmission periods into a plurality of periods to the cell transmission route 1Z for cell transmission timing from a cell assembling section 105 that newly assembles the data.例文帳に追加

この際に、セル送出タイミング制御部１０７によって、セル伝送ルート１Ｚへのセル送出周期を複数分割して得たセルの上記送出タイミングの内、両側の送出タイミングでセルが送出されていない送出タイミングを、新規に組み立てを行うセル組立部１０５からのセル送出タイミングとする。 - 特許庁

A sense amplifier 23 has a threshold higher than that of a sense amplifier 10 and also has the characteristic similar to that of the memory cell 6 to detect volatiled data by reading the data from the memory cell 21 for detecting volatiled data in which the predetermined data is stored.例文帳に追加

センスアンプ２３は、センスアンプ１０のしきい値より高いしきい値で、メモリセル６と同等特性を持ち所定のデータが格納されているデータ揮発検出用のメモリセル２１から、データを読み出してデータ揮発を検出する。 - 特許庁

Then, the design data of a plurality of combinational circuits 202 are serially connected from the design data of the pre-cell group 401, and the design data of a post-cell group 402 are connected to the post stage of the design data of the tail combinational circuit 202.例文帳に追加

そして、複数の組み合わせ回路２０２の設計データを前段のセル群４０１の設計データから直列に接続し、末尾の組み合わせ回路２０２の設計データの後段に後段のセル群４０２の設計データを連結する。 - 特許庁