「decoder circuit」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Thus, a decoder circuit for deciding to select which cell block in an array becomes unnecessary for the sub row decoder and a chip size can be reduced.例文帳に追加

これにより、サブローデコーダには、アレイ内のどのセルブロックを選択するかを決めるデコーダ回路が不要になり、チップサイズを縮小出来る。 - 特許庁

A semiconductor memory device has a memory cell array 22, a row decoder 21, a column decoder 22, an error correction circuit 26, and output circuits 27, 28.例文帳に追加

半導体記憶装置２は、メモリセルアレイ２２、行デコーダ２１、列デコーダ２２、誤り訂正回路２６および出力回路２７，２８を有する。 - 特許庁

This supplies no clock output from a clock 18 to a TS demodulation decoder portion 132 and an MPEG decoder 14 to terminate the operation of circuits positioned downstream from a decoder circuit.例文帳に追加

これにより、クロック１８からのクロック出力がＴＳ復調復号部１３２及びＭＰＥＧデコーダ１４へ供給されなくなり、デコーダ回路以降の回路の動作が停止する。 - 特許庁

The comparator circuit 12 compares a test data signal input from the decoder circuit 11 with an expected value data signal input from the external and detects the existence/absence of an output error in the decoder circuit 11.例文帳に追加

比較回路１２は、デコーダ回路１１から入力されるテストデータ信号と外部から入力される期待値データ信号とを比較し、デコーダ回路１１の出力エラーの有無を検出する。 - 特許庁

The two antifuse elements AF are collectively controlled by the one decoder circuit 160.例文帳に追加

２つのアンチヒューズ素子ＡＦは、１つのデコーダ回路１６０により一元的に制御される。 - 特許庁

To realize analog arithmetic circuit of a Viterbi decoder with which high throughput is attained with high accuracy.例文帳に追加

精度が高く、高スループットが可能なビタビ復号器のアナログ演算回路を実現する。 - 特許庁

To provide a data decoder decoding data at high speed while suppressing circuit scale.例文帳に追加

回路規模を抑えつつ復号化の高速化が可能なデータ復号化装置を提供する。 - 特許庁

METHOD OF ERASING NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND ROW DECODER CIRCUIT FOR REALIZING THE SAME例文帳に追加

不揮発性半導体記憶装置の消去方法およびそれを実現するロウデコーダ回路 - 特許庁

A decoder is used as a scanning line driving circuit to select pixel rows in an arbitrary order.例文帳に追加

更に、走査線駆動回路として、デコーダを用い、画素行を任意の順に選択する。 - 特許庁

To reduce circuit resources not in use for a variable length decoder employing a PLA.例文帳に追加

ＰＬＡを使用する可変長デコーダにおいて使用されない回路資源を削減すること。 - 特許庁

By the above, the complexity and the memory requirement of the decoder circuit are reduced substantially.例文帳に追加

それによって、デコ−ダ回路の複雑性およびメモリ要求を実質的に減らしている。 - 特許庁

The unit is provided with a viterbi decoder 107 and an expectation value correcting circuit 108.例文帳に追加

光ディスク装置はビタビ復号器１０７および期待値補正回路１０８を備える。 - 特許庁

To provide a decoder which decodes a low density parity check code with simple circuit structure.例文帳に追加

簡易な回路構成で、低密度パリティ検査符号を復号する復号装置を提供する。 - 特許庁

A phase correction circuit 7 corrects a phase of a video signal received by the teletext decoder 8.例文帳に追加

位相補正回路７は、テレテキストデコーダ８に入力するビデオ信号の位相を補正する。 - 特許庁

TELETEXT DECODER CIRCUIT, MICROCOMPUTER, AND TELEVISION WITH TELETEXT BROADCASTING INFORMATION DISPLAY FUNCTION例文帳に追加

テレテキストデコーダ回路、マイクロコンピュータ及び文字放送情報表示機能付きテレビ受像装置 - 特許庁

An encoder decoder unit 401 of the moving picture processing circuit 4 executes compression processing.例文帳に追加

動画処理回路４では、エンコーダ・デコーダユニット４０１において圧縮処理が実行される。 - 特許庁

The disclosed turbo decoder circuit switches between the first mode and the second mode.例文帳に追加

開示されているターボデコーダ回路は、第１のモードと第２のモードとの間で切換えをする。 - 特許庁

Therein, the decoder circuit having narrower width is formed without using an additional mask.例文帳に追加

本発明では追加のマスクを使用することなく幅のより狭いデコーダ回路を形成する。 - 特許庁

To provide a circuit capable of accurately testing a ROM even when defective speed is generated in an address decoder.例文帳に追加

アドレスデコーダにスピード不良発生時も、ＲＯＭを正確にテスト可能なテスト回路。 - 特許庁

The present invention provides a serial data decoder that does not include any capacitor, and designs the serial data decoder into integrated circuit that does not require ny external device.例文帳に追加

本発明は、コンデンサを含まないシリアルデータデコーダを提供し、シリアルデータデコーダを集積回路に設計し、いかなる外部装置も必要としない。 - 特許庁

The serial interface circuit 15 and a decoder circuit 16a outputs a control signal, according to each control command to each control circuit 11 to 14.例文帳に追加

シリアルインターフェース回路１５およびデコーダ回路１６ａは、各制御コマンドに応じた制御信号を各制御回路１１〜１４に出力する。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

The regulator circuit is equipped with an output circuit 10, a comparator 20, a counter block 30, a latch block 40 and a decoder block 50.例文帳に追加

レギュレータ回路は、出力回路１０、コンパレータ２０、カウンタブロック３０、ラッチブロック４０、デコーダブロック５０を備えている。 - 特許庁

A media decoder circuit 104 decodes a plurality of object data from which multimedia data are demultiplexed by a demultiplexer circuit 102.例文帳に追加

メディア復号回路１０４は、逆多重化回路１０２がマルチメディアデータを分離した複数のオブジェクトデータを復号化する。 - 特許庁

The signal from a decoder circuit 4 is fed to an amplifier 11 acting as a first weight circuit with a coefficient of e.g. 0.25.例文帳に追加

デコーダ回路４からの信号が例えば係数０．２５の第１の加重回路となるアンプ１１に供給される。 - 特許庁

An output signal from this circuit 10 is supplied to a decoder circuit 11 of PR4, and the signal detection is performed.例文帳に追加

この回路１０からの出力信号がＰＲ４のデコーダ回路１１に供給されて信号の検出が行われる。 - 特許庁

The SRAM includes: a memory cell 1; a column address decoder 14; a precharge control circuit 15; and a precharge circuit 121.例文帳に追加

本発明によるＳＲＡＭは、メモリセル１、列アドレスデコーダ１４、プリチャージ制御回路１５、プリチャージ回路１２１を具備する。 - 特許庁

The circuit 28 shifts the video data from the decoder 18 by one bit outputs the shifted data to the selection circuit 30.例文帳に追加

ビット・シフト回路２８はビデオ・デコーダ１８からの映像データを１ビットだけシフトして、選択回路３０に出力する。 - 特許庁

The signal line driving circuit 3 is provided with a shift register 11, latch circuit 12, register circuit 13, comparator 14, decoder circuit 15, and analog switch 16 for each signal line.例文帳に追加

信号線駆動回路３は、各信号線ごとに、シフトレジスタ１１と、ラッチ回路１２と、レジスタ回路１３と、比較回路１４と、デコーダ回路１５と、アナログスイッチ１６とを有する。 - 特許庁

Therefore, the cell block l-2 are driven independently by a local control circuit 10-1 and a Y decoder 5-1, and the cell blocks 3-5 are driven independently by a local control circuit 10-2 and a Y decoder 5-2.例文帳に追加

従って、セルブロック１~２は、ローカル制御回路１０−１、Yデコーダ５−１により、セルブロック３〜５は、ローカル制御回路１０−２、Yデコーダ５−２により、それぞれ独立して駆動される。 - 特許庁

A driving circuit part in this liquid crystal display device has a random number generating circuit 2, a display data RAM 3, a display RAM address decoder 4, a data conversion circuit 5, a column driver 6, a row address decoder 7, and a row driver 8.例文帳に追加

液晶表示装置内の駆動回路部は、乱数発生回路２と、表示データＲＡＭ３と、表示ＲＡＭアドレスデコーダ４と、データ変換回路５と、カラムドライバ６と、ロウアドレスデコーダ７と、ロウドライバ８とを有する。 - 特許庁

The ferroelectric memory device 1 is provided with a memory part 2, a sense amplifier 3, a column decoder 4, address buffers 5a and 5b, a row decoder 6, an I/O buffer circuit 7, a control circuit 8a, and an evaluation circuit part 9.例文帳に追加

強誘電体メモリ装置１には、メモリ部２、センスアンプ３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、入出力バッファ回路７、制御回路８ａ、及び評価回路部９が設けられている。 - 特許庁

Further, the semiconductor integrated circuit is provided with the positive-polarity amplifier which impedance-converts a positive-polarity voltage selected by the decoder circuit and the negative-polarity amplifier which impedance-converts the negative-polarity voltage selected by the decoder circuit.例文帳に追加

また、前記デコーダ回路により選択された正極性の電圧をインピーダンス変換する正極用アンプと、前記デコーダ回路により選択された負極性の電圧をインピーダンス変換する負極用アンプを設ける。 - 特許庁

Without using a video decoder with a multiple perfect resolution, an HDTV video decoder 100 with reduced resolution is used as a part of a picture-in-picture decoder circuit for providing a picture-in-picture function.例文帳に追加

多重完全解像度ビデオデコーダを用いることなく、低減解像度ＨＤＴＶビデオデコーダ１００が、ピクチャーインピクチャー機能を与えるためのピクチャーインピクチャーデコーダ回路の一部として使用される。 - 特許庁

To provide a decoder and a decoding method which can reduce the circuit of a decoder significantly as compared to a conventional soft-decision decoder while maintaining improvement of decoding performance by soft-decision decoding.例文帳に追加

軟判定復号による復号性能の向上は保ったまま、復号器の回路を従来の軟判定復号器と比較して大幅に小さくすることが可能な復号装置および復号方法を提供する。 - 特許庁

A system decoder 14 resolves digital television signals from a tuner 12 into audio information, video information, and accessory information and respectively output the information to an audio decoder 16, a video decoder 18, and a control circuit 20.例文帳に追加

システム・デコーダ１４は、チューナ１２からのディジタル・テレビ信号を画像情報、音声情報及び付帯情報に分解し、それぞれ、オーディオデコーダ１６、ビデオデコーダ１８及び制御回路２０に出力する。 - 特許庁

In an output of pre-decoder 10A, on the one hand, an input is supplied to a main decoder 22 of negative logic, on the other hand, an input is supplied to a main decoder 21 of positive logic through an inversion circuit 40.例文帳に追加

プリデコーダ１０Ａの出力は、一方では、入力が負論理のメインデコーダ２２に供給され、他方では反転回路４０を介して、入力が正論理のメインデコーダ２１に供給される。 - 特許庁

A determination part 13 determines whether the logic constitution of the decoder circuit area is correct or not based on the number of the input signals into the decoder circuit areas, and based on a combination of the logic values of the input signals between the decoder circuit areas recognized using the respective signal lines as the start points.例文帳に追加

判定部１３は、デコーダ回路領域への入力信号の数と、各信号線を始点としてそれぞれ認識されたデコーダ回路領域の間での入力信号の論理値の組み合わせとを基に、デコーダ回路領域の論理構成が正しいか否かを判定する。 - 特許庁

A TMCC decoder 47 decodes the TMCC signal from signals outputted from the Viterbi decoder circuit 44 and inputted via a deinterleave circuit 45, a Reed-Solomon decoding circuit 46, extracts transmission control information such as a modulation scheme or encoding rate of the main signal and outputs the extracted information to the demapping circuit 43 and to the Viterbi decoder circuit 44.例文帳に追加

ＴＭＣＣデコーダ４７は、ビタビ復号回路４４から出力され、デインターリーブ回路４５、リードソロモン復号回路４６を介して入力された信号からＴＭＣＣ信号をデコードし、上記主信号の変調方式や符号化率などの伝送制御情報を抽出し、デマッピング回路４３とビタビ復号回路４４に出力する。 - 特許庁

An address is connected to a column decoder 24 of an other memory circuit 14 successively from the most significant bit out of addresses inputted to a column decoder 18 of a memory circuit 13, also, an address is connected to a row decoder 25 of an other memory circuit 14 successively from the least significant bit out of addresses inputted to a row decoder 19 of the memory circuit 13.例文帳に追加

他のメモリ回路１４の列デコーダ２４には最も大きいメモリ回路１３の列デコーダ１８に入力されるアドレスのうちから最上位ビットから順番に接続され、且つ、他のメモリ回路１４の行デコーダ２５には最も大きいメモリ回路１３の行デコーダ１９に入力されるアドレスのうちから最下位ビットから順番に接続されるものである。 - 特許庁

A main decoder 33 supplied with an output of the pre-decoder, a signal conversion circuit 34 for converting an output signal of the main decoder 33 and generating a switching signal, and a microcell 41 containing a memory circuit 20 are arranged inside the semiconductor chip 10A.例文帳に追加

該プリデコーダの出力が供給されるメインデコーダ３３と、メインデコーダ３３の出力信号を変換して切換信号を生成する信号変換回路３４と、メモリ回路２０とを含むマクロセル４１を、半導体チップ１０Ａ上の内側に配置する。 - 特許庁

A first latch circuit 104 capable of holding an output-signal of an X decoder 121 and transmitting it to a word driver 106 is arranged at a post stage of the X decoder 121.例文帳に追加

Ｘデコーダ（１２１）の後段には、上記Ｘデコーダの出信号を保持してワードドライバ（１０６）に伝達可能な第１ラッチ回路（１０４）を配置する。 - 特許庁

A determination circuit 604 determines that the state decoder 602 is in a test mode based on a detection output of the command decoder 603 under the CFI query mode.例文帳に追加

判定回路６０４は、ステートデコーダ６０２がＣＦＩクエリモード配下でコマンドデコーダ６０３の検出出力とに基づいてテストモードになったことを判定する。 - 特許庁

To provide a moving image decoder that can display plural channels with high image quality while suppressing increase in the circuit scale of the decoder and the occupied capacity of a memory.例文帳に追加

デコーダの回路規模の増加や、メモリの使用量を抑えつつ、複数チャネルを高画質で表示が可能な動画像複号化装置を提供する。 - 特許庁

To provide a digital camera capable of automatically restoring a video decoder in an image compression circuit when the video decoder hangs.例文帳に追加

この発明は、画像圧縮回路内のビデオデコーダがハングアップした場合に、自動的にビデオデコーダを復帰させることができるデジタルカメラを提供することを目的とする。 - 特許庁