「decoder circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

To reduce the load on a circuit due to processing of a tail bit, added to the end of a information sequence in a turbo encode and a turbo decoder, and to reduce the power consumption of the circuit.例文帳に追加

ターボ符号・復号器において、情報系列の末尾に付加されるテールビットの処理に伴う回路負担を軽減し、併せて、回路の消費電力も削減すること。 - 特許庁

A Y selector 12 is connected through a Y switch to which a digit line corresponding to a sense amplifier circuit 8 is connected by control signals YS0-YS31 inputted from a column decoder circuit 11.例文帳に追加

Ｙセレクタ12は、カラムデコーダ回路11から入力される制御信号YS0〜YS31により、センスアンプ回路8へ対応するデジット線が接続されたYスイッチを介して接続される。 - 特許庁

A timing regulation circuit 5 is equipped with a ferroelectric capacitor 13 for regulating the timing in transmitting the activating signal outputted by the column decoder 6 to the sense amplifier circuit 4.例文帳に追加

タイミング調整回路５は、カラムデコーダ６の出力する活性化信号をセンスアンプ回路４へ伝達する際のタイミング調整のために強誘電体キャパシタ１３を備える。 - 特許庁

The MDCT coefficient from the MDCT circuit 27 is quantized by a quantization circuit part 40, and its index is read from an output terminal 51 and transmitted to the decoder side.例文帳に追加

ＭＤＣＴ回路２７からのＭＤＣＴ係数が量子化回路部４０で量子化され、そのインデクスが出力端子５１より取り出されてデコーダ側に送られる。 - 特許庁

A data bus control circuit 13 is provided to switch a data transmission circuit in the data bus coupled to the memory cell array on the basis of the result of the address decoder.例文帳に追加

上記アドレスデコーダのデコード結果に基づいて、上記メモリセルアレイに結合されたデータバスにおけるデータ伝達路の切り替えを可能とするデータバス制御回路（１３）を設ける。 - 特許庁

A column pre-decoder circuit 320 inputs combination of column address signals inputted from the address counter circuit 310 and outputs signal groups for selecting a bit line.例文帳に追加

列プリデコーダ回路３２０は、アドレスカウンタ回路３１０から入力する列アドレス信号の組み合わせを入力して、ビット線を選択するための信号群を出力する。 - 特許庁

The video decoder 18 decodes the video information from the decode 14 and outputs the reproduced video signals to a bit shifting circuit 28 and a selection circuit 30.例文帳に追加

ビデオ・デコーダ１８は、システム・デコーダ１４からの映像情報を復号し、これにより再生された映像信号をビット・シフト回路２８及び選択回路３０に出力する。 - 特許庁

The decoder 3' has a soft-output computation circuit 25 computing a logarithmic soft output Iλt, and an external-information computation circuit 26 computing eternal information EXt.例文帳に追加

復号装置３’は、対数軟出力Ｉλ_ｔを算出する軟出力算出回路２５と、外部情報ＥＸ_ｔを算出する外部情報算出回路２６とを備える。 - 特許庁

To provide a video decoder in which run length compressed image data are expanded/reduced in smaller circuit scale.例文帳に追加

ランレングス圧縮された画像データの拡大・縮小をより少ない回路規模で実現する映像復号装置を提供する。 - 特許庁

To provide a decoder and a decoding circuit capable of efficiently carrying out decoding without deterioration in the decoding characteristic.例文帳に追加

復号特性を悪化させることなく、効率的に復号を行うことが可能な復号装置および復号回路を提供する。 - 特許庁

A full decode output of the RDS decoder circuit 30 and a detection output of a detection section 41 are extracted in exclusive manner from the IC 23.例文帳に追加

ＩＣ２３からＲＤＳデコーダ回路３０のフルデコード出力と、検波部４１の検波出力とを排他的に取り出す。 - 特許庁

The decoder 26 decodes the termination code and outputs a signal for stopping the oscillation operation of the clock signal generation circuit 16.例文帳に追加

デコーダ２６は、終了コードをデコードしてクロック信号発生回路１６の発振動作を停止させる信号を出力する。 - 特許庁

The error flag from the Viterbi decoder 1 is input into a Viterbi error rate processing circuit 4 to calculate a first error rate.例文帳に追加

ビタビ誤り率計算回路４は、ビタビ復号器１から出力されるエラーフラグを入力して第１誤り率を算出する。 - 特許庁

The power source wiring formed in a pre-decoding signal wiring block 30 is shared with first and second row decoder circuit blocks.例文帳に追加

プリデコード信号配線ブロック３０に形成された電源配線は、第１及び第２のロウデコーダ回路ブロックで共用される。 - 特許庁

To provide a motion compensation circuit and a decoder that can decode a coded image of a plurality of channels at a high-speed.例文帳に追加

複数チャンネルの符号化された画像を高速に復号化することができる動き補償回路および復号化器を提供する。 - 特許庁

The system control circuit 18 controls each part in accordance with the decoded result in the DTMF decoder 30 in a telephone operation mode.例文帳に追加

システム制御回路１８は、電話操作モードの場合に、ＤＴＭＦデコーダ３０のデコード結果に従って、各部を制御する。 - 特許庁

Consequently, as a row decoder circuit having less pattern area can be realized, an inexpensive chip having high reliability can be realized.例文帳に追加

この結果、パターン面積の小さいロウデコーダ回路を実現できるため、安価で信頼性の高いチップを実現することができる。 - 特許庁

The track buffer RAM 13 stores temporarily data input from a reproducing circuit 3 and outputs them to a back end side decoder 4.例文帳に追加

トラックバッファＲＡＭ１３は、再生回路３から入力されたデータを一旦格納してバックエンド側のデコーダ４に出力する。 - 特許庁

In this floating point number arithmetic circuit, an instruction with a W bit width is supplied from a memory 200 through a load store unit 110 to an instruction decoder 120.例文帳に追加

Ｗビット幅の命令はメモリ２００からロードストアユニット１１０を介して命令デコーダ１２０に供給される。 - 特許庁

The first integrated circuit chip 10 is a single chip consolidating a microcomputer with a USB host function and the compression decoder 12.例文帳に追加

第１の集積回路チップ１０は、ＵＳＢホスト機能付きのマイクロコンピュータと圧縮デコーダ１２をワンチップ化したものである。 - 特許庁

The transmitted signal deinterleaved by a bite de-interleaving circuit 2 is decoded in Reed- Solomon code by a Reed-Solomon decoder 3.例文帳に追加

リード・ソロモン復号器３は、バイトデインタリーブ回路２によってデインタリーブされた伝送信号に対してリード・ソロモン復号を行う。 - 特許庁

A control gate 37 in a flash memory cell 11 is connected with a word line decoder 12 and a charge-up damage reduction circuit 14A.例文帳に追加

フラッシュメモリセル１１におけるコントロールゲート３７は、ワード線デコーダ１２と、チャージアップダメージ低減回路１４Ａと接続されている。 - 特許庁

A DTMF decoder 30 decodes a DTMF signal from the telephone set and outputs the result to a system control circuit 18.例文帳に追加

ＤＴＭＦデコーダ３０は、その電話器からのＤＴＭＦ信号をデコードし、結果をシステム制御回路１８に出力する。 - 特許庁

When a latch circuit 21 latches a termination code showing the termination of serial communication, it outputs the termination code to a decoder 26.例文帳に追加

ラッチ回路２１は、シリアル通信の終了を示す終了コードをラッチしたなら、その終了コードをデコーダ２６に出力する。 - 特許庁

To provide a normalizing device that normalizes an input signal given to a turbo decoder without much increasing the circuit scale.例文帳に追加

回路の規模をさほど増大させずに、ターボ復号器に与える入力信号の正規化を行なう正規化装置を提供する。 - 特許庁

To provide a semiconductor storage capable of reducing areas of a row decoder and control circuit by integrating a plurality of memories.例文帳に追加

複数のメモリを統合してロウデコーダや制御回路などの面積を削減することができる半導体記憶装置を提供する。 - 特許庁

A photodiode 40 changes the output signal light of the decoder 32 into an electrical signal, and a data demodulation circuit 42 restores the data.例文帳に追加

フォトダイオード４０はデコーダ３２の出力信号光を電気信号に変換し、データ復調回路４２がデータを復調する。 - 特許庁

The system decoder 14 writes data of a sub-channel not usually selected for an output among outputs of the tuner 12 to a memory circuit 26 and gives video data of a selected sub-channel or angle to a video decoder 16 and to apply audio data to an audio decoder 22.例文帳に追加

システム・デコーダ１４は、チューナ１２の出力の内、通常出力用に選択されていないサブチャンネルのデータをメモリ回路２６に書き込むと共に、選択されているサブチャンネル又はアングルの、ビデオ・データをビデオ・デコーダ１６に、オーディオ・データをオーディオ・デコーダ２２に供給する。 - 特許庁

A switching circuit 7 is provided between a row decoder 6 and a memory cell array 1 and a decision can be made whether a fault detected through test is present in a row decoder or a memory cell array by switching a word line 3 selected by the row decoder 6.例文帳に追加

行デコーダーとメモリセルアレイとの間に切り替え回路を設け、行デコーダで選択されたワード線の切り替えを行うことにより、テストにおいて検出された行選択線不良の故障箇所の範囲が行デコーダなのか、又はメモリセルアレイの内部であるのかを特定することができる。 - 特許庁

Each of memory cells 6 is connected to a main word decoder 1 via a main word line 2, an auxiliary word decoder 3, and an auxiliary word line 4, while each of redundant memory cells 12 is connected to a redundant fuse circuit 9 via a redundant main word line 10, a redundant auxiliary word decoder 11, and a redundant auxiliary word line 13.例文帳に追加

主ワードデコーダ１には主ワード線２、副ワードデコーダ３、および副ワード線４を介してメモリセル６が接続され、冗長ヒューズ回路９には冗長主ワード線１０、冗長副ワードデコーダ１１および冗長副ワード線１３を介して冗長メモリセル１２が接続されている。 - 特許庁

Video streams and audio streams of a plurality of kinds of programs and CMs, CM data indicating a specific CM and coupon data indicating coupon information are separated from a transport stream by a separation circuit 1 and decoded by a video decoder 2, an audio decoder 3 and a data decoder 4.例文帳に追加

分離回路１によって、トランスポートストリームから複数種類の番組やＣＭの映像ストリーム及び音声ストリームと、特定のＣＭを示すＣＭデータと、クーポン情報を示すクーポンデータが分離され、映像デコーダ２、音声デコーダ３及びデータデコーダ４によりデコードされる。 - 特許庁

The digital signals time sequentially supplied from the signal source of digital signals are successively encoded and transferred by an encoder circuit, the encoded digital signals transferred from the encoder circuit are received and successively decoded by a decoder circuit, and the digital signals decoded by the decoder circuit are successively converted to analog signals by a digital/analog converter.例文帳に追加

符号化回路により、デジタル信号の信号源から時系列に供給されるデジタル信号を順次符号化して転送し、復号化回路により、符号化回路から転送される符号化されたデジタル信号を受信して順次復号化し、デジタル−アナログ変換器により、復号化回路によって復号化されたデジタル信号を順次アナログ信号に変換する。 - 特許庁

The driver IC for display 10 has an interface circuit 100 through which signals are to be putted and outputted between the MPU 300 and the interface circuit, a command decoder 110 decoding the test command inputted from the MPU 300 via the circuit 100 and an inspecting circuit 200 outputting the inspection result signal based on a signal from the decoder 110.例文帳に追加

表示用ドライバＩＣ１０は、ＭＰＵ３００との間で信号が入出力されるインターフェース回路１００と、ＭＰＵ３００からインターフェース回路１００を介して入力されたテストコマンドをデコードするコマンドデコーダ１１０と、コマンドデコーダ１１０からの信号に基づいて検査結果信号を出力する検査回路２００とを有する。 - 特許庁

This circuit is provided with a memory cell array comprising redundant elements used for replacement of a defective element, a decoder circuit performing row and column selection of this memory cell array, and a replacement control circuit storing defective address, performing detection of coincidence between an inputted address and a defective address and controlling the decoder circuit so that the defective element is replaced by a redundant element.例文帳に追加

不良エレメントの置換に用いられる冗長エレメントを含むメモリセルアレイと、このメモリセルアレイの行列選択を行うデコーダ回路と、不良アドレスを記憶し、入力されたアドレスと不良アドレスの一致検出を行って不良エレメントを冗長エレメントで置き換えるべく前記デコード回路を制御する置換制御回路とを備える。 - 特許庁

Since the gradation selector 11 are arranged in various line directions, the first two switch circuits 14 in the gradation selectors 11 are arranged separately in the lateral directions, and also the second switch circuit 15, the tournament circuits 12, and the decoder circuit 13 are arranged between those first two switch circuits 14, the circuit scale of the decoder circuit 13 can be reduced.例文帳に追加

階調選択部１１を複数個行方向に配置し、各階調選択部１１内の２つの第１スイッチ回路１４を横方向に分離して配置し、これら２つの第１スイッチ回路１４の間に、第２スイッチ回路１５と、トーナメント回路１２と、デコーダ回路１３とを配置するため、デコーダ回路１３の回路規模を縮小できる。 - 特許庁

An ID code which is a characteristic of the key is stored in the decoder circuit 25 and, if the checking indicates that the ID code of the received signal coincides with the ID code stored, a signal is output from the decoder circuit 9 so that an FET switch 26 is turned on.例文帳に追加

デコーダ回路２５には、キー固有のＩＤコードが記憶されており、受光された信号のＩＤコードと記憶されているＩＤコードの照合結果が一致することでＦＥＴスイッチ２６がＯＮするように信号がデコーダ回路９より出力される。 - 特許庁

An MPEG video stream from the hard disk 4 or re-coded data from a storage area 4a are given to the MPEG video decoder 53 via the changeover circuit 52 and an output of the MPEG video decoder 53 is given to the display circuit 9 or the MPEG video encoder 6 via the changeover circuit 54.例文帳に追加

ハードディスク４からのＭＰＥＧビデオストリームまたは記憶領域４ａからの再符号化データが、切替回路５２を介してＭＰＥＧビデオデコーダ５３に入力され、ＭＰＥＧビデオデコーダ５３の出力が切替回路５４を介して表示回路９またはＭＰＥＧビデオエンコーダ６に入力される。 - 特許庁

An interleaver 50 in a decoder is provided with a storage circuit 53 for storing data, and an address generating circuit 52 for generating address data for writing data in this storage circuit 53 and address data for reading data from the storage circuit 53.例文帳に追加

復号装置におけるインターリーバ５０は、データを記憶する記憶回路５３の他に、この記憶回路５３に対するデータの書き込み用のアドレスデータと、記憶回路５３からのデータの読み出し用のアドレスデータとを発生するアドレス発生回路５２を備える。 - 特許庁

Since the latch circuit switches a current, glitch is completely eliminated from the signal to the current switch section by taking a delay time of the row decoder and the column decoder and a clock timing into account and the S/N is improved.例文帳に追加

ラッチ回路により電流をスイッチさせるようにしたので，ロウデコーダ，カラムデコーダの遅延時間と，クロックのタイミングを考慮することにより，電流スイッチ部への信号からグリッチを完全に除去でき，ＳＮ比を改善できる。 - 特許庁

The control unit performs control to input the output of the decoder A11 to the code inverter 13, and the check sum circuit 32 decides the check sum of the output of the code inverter 13 and the output of the decoder B21.例文帳に追加

制御部は、復号器Ａ１１の出力を符号反転器１３に入力するよう制御し、チェックサム回路３２は、符号反転器１３の出力と復号器Ｂ２１の出力との加算結果のチェックサムを判定する。 - 特許庁

To lighten the processing work load required for monitoring an MPU by reducing the size and power consumption of a decoder by intermittently transferring video data from the decoder to a display device without providing an accessory circuit on the outside.例文帳に追加

外部に付属回路を設けることなく復号装置から表示装置に間欠的に映像データを転送し、装置の小型化、低消費電力化を図り、ＭＰＵの監視に要する処理負担を軽減すること。 - 特許庁

An aperture control information extracting circuit 112 separates compressed image data and the aperture control information from the output of the multiplexing circuit 110 and applies the former to a decoder 113 and the latter to an aperture correction circuit 114.例文帳に追加

アパーチャ制御情報抽出回路１１２は、多重化回路１１０の出力から圧縮画像データとアパーチャ制御情報を分離し、前者をデコーダ１１３に、後者をアパーチャ補正回路１１４に印加する。 - 特許庁

To provide sampling conversion technology evading sharp increase in the circuit scale of a DV decoder by synthesizing an audio signal with a video signal without newly adding a DA conversion circuit and an AD conversion circuit.例文帳に追加

ＤＡ変換回路およびＡＤ変換回路を新たに設けることなく音声信号を画像信号に同期させ、ＤＶデコーダの回路規模の大幅な増大を回避することができるサンプリング変換技術を提供する。 - 特許庁

An external sector address is inputted to a sector address conversion circuit 40 as shown in (A) and converted by the sector address conversion circuit 40 into a sector address as an internal address and a memory cell array is accessed through an address decoder circuit 41.例文帳に追加

（Ａ）に示すように、外部からのセクタアドレスをセクタアドレス変換回路４０に入力し、セクタアドレス変換回路４０で、内部アドレスのセクタアドレスに変換して、アドレスデコーダ回路４１を介して、メモリセルアレイにアクセスする。 - 特許庁

An instruction decoded by an instruction decoder 53 is sent to a control circuit 54 and an arithmetic unit 6 is controlled as necessary.例文帳に追加

命令デコーダ５３によって解読された命令は制御回路５４へ送られ、必要に応じて演算装置６の制御が行われる。 - 特許庁