「decoder circuit」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

The sub-data drive circuit 50 comprises a decoder 51 and a plurality of switching elements 52.例文帳に追加

副データ線駆動回路５０は、デコーダ５１と、複数のスイッチング素子５２とを含んで構成されている。 - 特許庁

A magnification/reduction rate is set in a magnification/reduction rate circuit 24 via the command decoder 30.例文帳に追加

コマンドデコーダ３０を介して拡大縮小回路２４に拡大縮小倍率を設定する。 - 特許庁

A transcoder 1 includes an MPEG 2 decoder 2, an strength determination circuit 3, and an H.264 encoders 4.例文帳に追加

トランスコーダ１は、ＭＰＥＧ２デコーダ２、強度判定回路３、Ｈ．２６４エンコーダ４を備える。 - 特許庁

A control circuit 12, a row/column decoder 13 and a sense amplifier 15 are driven by an array voltage VddT.例文帳に追加

制御回路１２、ロウカラムデコーダ１３およびセンスアンプ１５は、アレイ電圧ＶｄｄＴで駆動する。 - 特許庁

To provide a row decoder circuit preventing a leakage current and a semiconductor memory device provided with the same.例文帳に追加

漏れ電流を防止するローデコーダ回路及びこれを備える半導体メモリ装置を提供する。 - 特許庁

The branch target buffer includes a memory cell array, a decoder, a sense amplifier, and a sense amplifier enable circuit.例文帳に追加

本発明による分岐ターゲットバッファはメモリセルアレイ、デコーダ、センスアンプ、及びセンスアンプイネーブル回路を含む。 - 特許庁

METHOD AND APPARATUS OF DECODING AUDIO/VIDEO SIGNAL, VIDEO DRIVER CIRCUIT AND DECODER BOX INCORPORATING THE SAME例文帳に追加

オーディオ／ビデオ復号方法および装置、ビデオドライバ回路およびそれを組み込んでいるデコーダボックス - 特許庁

The original image data 21a are decoded by a shaping circuit 26 and a self-synchronous code decoder 27.例文帳に追加

整形回路２６、自己同期符号デコーダ２７により、元の画像データ２１ａを復号する。 - 特許庁

A control circuit 12, a low column decoder 13 and a sense amplifier 15 are driven by array voltages VddT.例文帳に追加

制御回路１２、ロウカラムデコーダ１３およびセンスアンプ１５は、アレイ電圧ＶｄｄＴで駆動する。 - 特許庁

A histogram generating circuit 7 generates a histogram of motion vectors used for an MPEG decoder 5.例文帳に追加

ヒストグラム作成回路７は、ＭＰＥＧデコーダ５で用いる動きベクトルのヒストグラムを作成する。 - 特許庁

To realize the varying-speed reproduction faster than the speed at the recording operation without using a high speed decoder circuit.例文帳に追加

高速のデコーダ回路を使用しないで、記録時よりも速い変速再生を実現する。 - 特許庁

ROW DECODER CIRCUIT OF NAND TYPE FLASH MEMORY, AND OPERATING VOLTAGE SUPPLYING METHOD USING THE SAME例文帳に追加

ＮＡＮＤ型フラッシュメモリのロウデコーダ回路およびこれを用いた動作電圧供給方法 - 特許庁

A circuit includes: a decoder circuit 10, responsive to a first input signal 81 having a first voltage range, for producing a first output signal.例文帳に追加

第１電圧範囲を持つ第１入力信号８１に応答して第１出力信号を出すデコーダ回路１０を備える。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 158 for calculating a logarithmic likelihood Iα.例文帳に追加

要素復号器における軟出力復号回路９０は、対数尤度Ｉαを算出するＩα算出回路１５８を備える。 - 特許庁

The clock selection circuit incorporated in a semiconductor integrated circuit includes a decoder DEC, a control unit Cnt, and a multiplexer Mpx.例文帳に追加

半導体集積回路に内蔵のクロック選択回路は、デコーダＤＥＣ、制御ユニットＣｎｔ、マルチプレクサＭｐｘを有する。 - 特許庁

At a predetermined reproduction time position, when moving data is reproduced on a hardware decoder, next moving data is reproduced on a software decoder; and the output level of a hardware decoder video signal by the fading circuit is gradually decreased, while the output level of a software decoder video signal by the fade circuit is gradually increased.例文帳に追加

動画データをハードウェアデコーダに再生させる際に所定の再生時間位置になった場合に、次の動画データをソフトウェアデコーダに再生させ、フェード回路によるハードウェアデコーダ映像信号の出力レベルを徐々に低下させるとともに、フェード回路によるソフトウェアデコーダ映像信号の出力レベルを徐々に上昇させる。 - 特許庁

This frequency divider circuit with a test circuit is roughly configured with a decoder circuit section, an adder circuit section, a selector section and a flip-flop (hereinafter called an αF/F').例文帳に追加

本実施の形態に係るテスト回路付き分周回路は図１に示すように、デコーダ回路部と加算回路部とセレクタ部とフリップフロップ（以下Ｆ／Ｆと称す）とで概略構成される。 - 特許庁

An image recovery unit 51 comprises a hard disk 4, a changeover circuit 52, an MPEG video decoder 53, an MPEG video encoder 6, a changeover circuit 54, a display circuit 9 and a control core circuit 10.例文帳に追加

画像再生装置５１は、ハードディスク４、切替回路５２、ＭＰＥＧビデオデコーダ５３、ＭＰＥＧビデオエンコーダ６、切替回路５４、表示回路９、制御コア回路１０から構成される。 - 特許庁

The image data outputted from the gradation adjusting circuit 32 is inputted to a decoder 42 via a level converting circuit 40, and decoded.例文帳に追加

階調調節回路３２より出力された画像データはレベル変換回路４０を介してデコーダ４２に入力され、デコードされる。 - 特許庁

A column bank control circuit 100 outputting a column bank control signal controlling operation of the switch circuit is arranged at a column decoder side.例文帳に追加

スイッチ回路の動作を制御するコラムバンク制御信号を出力するコラムバンク制御回路１００を、コラムデコーダ側に配置する。 - 特許庁

Address lines 7 are connected to the row decoder 4 through a limiting circuit 8, and a control line 9 connects the control part 5 and the limiting circuit 8.例文帳に追加

アドレス線７はリミッタ回路８を介してロウデコーダ４と接続され、制御線９は制御部５とリミッタ回路８とを接続する。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 163 for calculating the so-called extrinsic information.例文帳に追加

要素復号器における軟出力復号回路は、いわゆる外部情報（extrinsic information）を算出する外部情報算出回路１６３を備える。 - 特許庁

The audio data and sub-code data are fetched to a decoder circuit 20 from a digital process circuit 10 and stored respectively in a buffer RAM 30.例文帳に追加

デジタル処理回路１０からオーディオデータとサブコードデータとをデコーダ回路２０に取り込み、それぞれをバッファＲＡＭ３０に記憶させる。 - 特許庁

A first integrated circuit chip 10 has a USB interface circuit 11, a compression decoder 12, a CPU 13, and a mask ROM 14.例文帳に追加

第１の集積回路チップ１０は、ＵＳＢインターフェース回路１１、圧縮デコーダ１２、ＣＰＵ１３、マスクＲＯＭ１４を持っている。 - 特許庁

An extended command decoder is circuit-constituted in the FPGA 52 to contract the code size of the object program 3.例文帳に追加

また、ＦＰＧＡ５２に拡張命令デコーダを回路構成して、オブジェクトプログラム３のコードサイズを縮小する。 - 特許庁

The modulated signal received is amplified by an amplifier 24 and checked by a decoder circuit 25.例文帳に追加

受光された変調信号はアンプ２４により増幅されたのちデコーダ回路２５にて照合が行われる。 - 特許庁

To make the circuit scale of a branch metric and sector calculation means used for a Viterbi decoder or the like small.例文帳に追加

ビタビ復号装置などに用いるブランチメトリックおよびセクター算出手段の回路規模を小型化する。 - 特許庁

A redundancy address judgment circuit 211 outputs a signal SPHIT for selecting a decoder 204R when a redundancy address is detected.例文帳に追加

リダンダンシアドレス判定回路211は、リダンダンシアドレスを検出すると、デコーダ204Rを選択する信号SPHITを出力する。 - 特許庁

ENCODER/DECODER, ENCODING AND DECODING METHOD, ENCODING AND DECODING INTEGRATED CIRCUIT, AND ENCODING AND DECODING PROGRAM例文帳に追加

符号化復号化装置、符号化復号化方法、符号化復号化集積回路、および符号化復号化プログラム - 特許庁

An output of the multiplexing circuit 16 is transmitted through a transmission route 18 to reach to a decoder 20.例文帳に追加

多重化回路１６の出力は、伝送路１８を伝送して復号化装置２０に到達する。 - 特許庁

To provide a high-speed variable-length decoder circuit which can obtain a plurality of results of recovery processing, using a single clock.例文帳に追加

１クロックで複数の復元処理結果が得られる高速な可変長デコーダ回路を提供する。 - 特許庁

An identification code for identifying a country or language is extracted out of data extracted by a decoder circuit 41.例文帳に追加

デコーダ回路４１により取り出されたデータから、国あるいは言語を識別する識別コードを取り出す。 - 特許庁

An n-bit decoder circuit 103 decodes a frequency division number n preset in a memory 101 into n bits.例文帳に追加

記憶装置１０１に設定された分周数ｎをｎビットデコード回路１０３でｎビットにデコードする。 - 特許庁

To provide a digital audio decoder the memory can be reduced, and also the circuit configuration can be simplified.例文帳に追加

メモリを削減できると共に、回路構成も簡略化することができるディジタルオーディオデコータを提供する。 - 特許庁

METHOD AND APPARATUS FOR SYNCHRONIZING REPRODUCTION OF AUDIO FRAME AND/OR VIDEO FRAME, VIDEO DRIVER CIRCUIT, AND DECODER BOX例文帳に追加

オーディオフレームおよび／またはビデオフレームの再生を同期化する方法と装置、ビデオドライバ回路、デコーダボックス - 特許庁

A redundancy circuit provided on the semiconductor memory comprises many programmable decoders and column pre-decoder.例文帳に追加

本発明の半導体メモリ装置に備わる冗長回路は、多数のプログラマブルデコーダとカラムプレデコーダを含む。 - 特許庁

A scene description data decoder circuit 103 decodes scene description data contained in received multimedia data.例文帳に追加

シーン記述データ復号回路１０３は、受信したマルチメディアデータに含まれるシーン記述データを復号化する。 - 特許庁

When conducting Viterbi decoding, the Viterbi decoder 1 inputs an error flag into a Viterbi error rate processing circuit 4.例文帳に追加

ビタビ復号器１はビタビ復号を行なう際にエラーフラグをビタビ誤り率計算回路４に入力する。 - 特許庁

To provide a turbo decoder an interleave address generating section of which can be realized with a small circuit scale.例文帳に追加

ターボ復号器のインタリーブアドレス生成部を少ない回路規模で実現するターボ復号器を提供する。 - 特許庁

A decoder 258 is provided between the level shifter 259 and the frame memory 252 of a data line driving circuit 2100.例文帳に追加

データ線駆動回路２１００のレベルシフタ２５９と、フレームメモリ２５２との間に、デコーダ２５８が設けられる。 - 特許庁

The data decoder circuit receives a derivative of the detected output and provides a decoded output.例文帳に追加

データデコーダ回路が検出された出力の派生物を受信し、デコードされた出力を提供する。 - 特許庁

In accordance with a compression system, a control circuit 20 makes an MPEG2 decoder 26a or an H. 264 decoder 26b active, changes a switch 24 to the active decoder 26a or 26b side, and changes switches 28a and 28b to the active decoder 26a or 26b after the elapse of a fixed time.例文帳に追加

制御回路２０は、圧縮方式に応じて、ＭＰＥＧ２デコーダ２６ａ又はＨ．２６４デコーダ２６ｂをアクティブにし、スイッチ２４をアクティブなデコーダ２６ａ又は２６ｂの側に切替え、一定時間後に、スイッチ２８ａ，２８ｂをアクティブなデコーダ２６ａ又は２６ｂの側に切り替える。 - 特許庁

An AND circuit 10 makes a transistor TR conductive in a period when the low-order decoder 12 and the high-order decoder 14 output signals of the H levels.例文帳に追加

そして、ＡＮＤ回路１０は、下位デコーダ１２および上位デコーダ１４がいずれもＨレベルの信号を出力している期間において、トランジスタＴＲを導通させる。 - 特許庁

A DA converter 28 has a gradation adjusting circuit 32, a level converting circuit 40, a decoder 42, an output circuit 44, and an output pad 46 for each channel.例文帳に追加

ＤＡコンバータ２８は、１チャンネル毎に、階調調節回路３２、レベル変換回路４０、デコーダ４２、出力回路４４および出力パッド４６を有している。 - 特許庁

A soft output decoding circuit 90 in an element decoder comprises a circuit 158 for calculating a logarithmic likelihood Iα and a circuit 159 for calculating a logarithmic likelihood Iβ.例文帳に追加

要素復号器における軟出力復号回路９０は、対数尤度Ｉα，Ｉβを算出するＩα算出回路１５８及びＩβ算出回路１５９を備える。 - 特許庁