「ff()」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

This circuit is composed of a P-Edge FF 3, N-Edge FF 5, frequency dividing circuit 7, 10-bit P/S converter 8, tap signal generator 10, select signal generator 11 and inverter circuit 13.例文帳に追加

Ｐ−Ｅｄｇｅ ＦＦ３と、Ｎ−Ｅｄｇｅ ＦＦ５と、分周回路７と、１０ビット並列−直列変換器８と、タップ信号発生器１０と、選択信号発生器１１と、インバータ回路１３とで構成する。 - 特許庁

A self-loop FF detecting means 3 detects a flip-flop of which the connection destination is returned to itself and stores the flip-flop in the reset requiring FF list 5.例文帳に追加

自己ループＦＦ検出手段３は、対象回路１００において、接続先が自分に戻っている状態にあるフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。 - 特許庁

When one of three continuous pulses of the clock signal CLK is masked to input two pulses to the T-FF 21, the output signal OUT of the T-FF 21 is a signal obtained by dividing the frequency of the clock signal CLK into three.例文帳に追加

一方、クロック信号ＣＬＫの連続した３パルスを２パルスにしてＴ−ＦＦ２１に入力させると、Ｔ−ＦＦ２１の出力信号ＯＵＴは、クロック信号ＣＬＫを３分周した信号となる。 - 特許庁

D-FF1 of (n)-pieces are cascaded and an input terminal D of each D-FF is provided with a data selector 2 to control a transfer direction of an output of each D-FF.例文帳に追加

Ｄ−ＦＦ１をｎ個縦続に接続し、各Ｄ−ＦＦの出力の転送方向を制御するため、各Ｄ−ＦＦのデータ入力端Ｄにデータセレクタ２を設ける。 - 特許庁

8 bits are shifted en bloc from the FF group 12-3 to the FF group 12-0 synchronizing with a clock signal CLOCK, and data of the 0th to the third bit are successively outputted.例文帳に追加

クロック信号ＣＬＯＣＫに同期してＦＦ群１２−３からＦＦ群１２−０へ８ビットまとめてシフトしてゆき、０〜３ビット目のデータを順次出力してゆく。 - 特許庁

Although current is caused to flow to the FF circuit 21 when the current control signal IDDEN is "one", the current is not caused to flow to the FF circuit 21 when the current control signal IDDEN is "zero".例文帳に追加

電流制御信号ＩＤＤＥＮが「１」ではＦＦ回路２１に電流が流れるが、電流制御信号ＩＤＤＥＮが「０」ではＦＦ回路２１には電流が流れない。 - 特許庁

Preliminarily, FF 61 corresponding to each of a plurality of PE 21 are serially connected so that a transfer path 51 can be formed, and a plurality of data areas 75 are sequentially and continuously transferred between the plurality of FF 61.例文帳に追加

複数のＰＥ２１のそれぞれに対応するＦＦ６１を予め直列に接続した転送路５１を形成し、複数のＦＦ６１の間で、複数のデータ領域７５を順番に、継続して転送する。 - 特許庁

The switch controlling data is transferred at first to the each FF 13 via the scan path, and the selector 11 is switched by the switch controlling data stored in the each FF 13, to select one out of the two signal lines.例文帳に追加

まず、スキャンパスを介して切替制御用のデータを各ＦＦ１３に転送し、このＦＦ１３に格納した切替制御用のデータによってセレクタ１１を切り替え、２本の信号線の内の一方を選択する。 - 特許庁

The scanning circuit 7 has an input side scanning FF group 9A outputting the data to the memory block 10, and the scanning circuit 8 has an output side scanning FF group 9B receiving the data from the memory block 10.例文帳に追加

スキャン回路７は、メモリブロック１０へデータを出力可能な入力側スキャンＦＦ群９Ａを有し、スキャン回路８は、メモリブロック１０からデータを受け取り可能な出力側スキャンＦＦ群９Ｂを有する。 - 特許庁

A clock signal resulting from delaying the received clock signal at a delay circuit 1 by 90-degrees is given to a data input (D) of a FF 2 and the FF 2 reads the clock signal at a change point of data.例文帳に追加

クロック信号を遅延回路１にて９０度遅延させたクロック信号を、ＦＦ２のデータ入力（Ｄ）として、このクロック信号をデータの変化点で読込む。 - 特許庁

A linking sheet 13 is adhered onto the FF sheets 11 and 12 on image layers 23b and 33b through thermal welding so as to extend across the edges of the FF sheets 11 and 12.例文帳に追加

そして、ＦＦシート１１、１２の縁部をまたぐように、つなぎ用シート１３が画像層２３ｂ、３３ｂ上に熱溶着によってＦＦシート１１、１２に貼り付けられる。 - 特許庁

When it is assumed that the respective FF not composing of the self-loop are not scanned in this sort order, it is discriminated whether the integrated circuit is made into n-times arranged structure or not and it is determined whether or not the FF are to be scanned (SA5-SA8).例文帳に追加

このソート順に、セルフループを構成しない各ＦＦについて、非スキャン化すると仮定したときに集積回路がｎ重整列構造になるか否かの判定を行い、スキャン化するか否かを決定する（ＳＡ５〜ＳＡ８）。 - 特許庁

Although the output of a window function generation part 46 is HIGH when the output signal of an FF 45 is LOW, a window function W (t) gets close to zero while gradually reducing from 1 when the output signal of the FF 45 is built up to LOW.例文帳に追加

ＦＦ４５の出力信号が「ロー」のときは、窓関数発生部４６の出力は「ハイ」であるが、ＦＦ４５の出力信号が「ロー」に立ち下がると、窓関数Ｗ（ｔ）は、１から徐々に減少しながらゼロに近づく。 - 特許庁

In this manner, the linking sheet 13 is adhered to a linking region on the rear faces of the FF sheets 11 and 12, and the FF sheets 11 and 12 are linked to each other with their edges abutted against each other.例文帳に追加

これにより、ＦＦシート１１、１２の裏面の接合領域につなぎ用シート１３が貼り付けられ、ＦＦシート１１、１２がその縁部が突き合わされた状態でつなぎ合わされる。 - 特許庁

Aside from the disturbance FF control function, the system has a parameter identification function for upgrading the transfer characteristic of the disturbance FF control system based on the disturbance and an error in position.例文帳に追加

この外乱ＦＦ制御機能とは分離して、当該システムは、外乱及び位置誤差に基づいて、外乱ＦＦ制御系の伝達特性を更新するためのパラメータ同定機能を有する。 - 特許庁

FF 201-204 of the storage circuit 701 are reset by a judgment edge LH' in the storage circuit 702, and FF 201'-204' of the storage circuit 702 are reset by the judgment edge HL in the storage circuit 701.例文帳に追加

格納回路701のFF201〜204は格納回路702での判定エッジLH'により、格納回路702のFF201'〜204'は格納回路701での判定エッジHLにより夫々リセットされる。 - 特許庁

After a reset signal RST is released, input data DI are latched by a FF(flip-flop) 12 at a first leading of an input clock signal CLK1 and latched by a FF 11 respectively at a 2nd leading.例文帳に追加

リセット信号ＲＳＴが解除された後、入力データＤＩは入力クロック信号ＣＬＫ１の最初の立上がりでＦＦ（フリップフロップ）１２に、２番目の立上がりでＦＦ１１にそれぞれ保持される。 - 特許庁

The second set value is input into the D-terminal of the first D-FF 42, during the formation of the image based on the first set value, and the first timing signal is input into the G-terminal of the first D-FF 42.例文帳に追加

１つ目の設定値に基づく画像形成中に、第１のＤ−ＦＦ４２のＤ端子に２つ目の設定値を入力すると共に、第１のタイミング信号を第１のＤ−ＦＦ４２のＧ端子へ入力する。 - 特許庁

Input data is delayed with a D-FF 110 by one cycle, and delay data and data which is not delayed by the D-FF 110 are alternately selected and outputted in every cycle by a second selector 112.例文帳に追加

入力データをＤ−ＦＦ１１０で１周期分遅延させ、第２セレクタ１１２で遅延データとＤ−ＦＦ１１０で遅延されていないデータとを半周期ずつ交互に選択出力する。 - 特許庁

An output D4 of the FF 109 is delayed by a cartable delay circuit 120, and an output D5 is set at an FF 110 in synchronism with the SCK, and an output D6 is outputted to another logical circuit 111.例文帳に追加

ＦＦ109の出力D4は可変遅延回路120にで遅延され信号D5となり、ＳＣＫに同期してＦＦ110にセットされ、その出力D6は他の論理回路111に出力される。 - 特許庁

When three continuous pulses of the clock signal CLK are inputted to the T-FF as they are, an output signal OUT of the T-FF 21 is a signal obtained by dividing the frequency of the clock signal CLK into two.例文帳に追加

クロック信号ＣＬＫの連続した３パルスがそのままＴ−ＦＦに入力されると、Ｔ−ＦＦ２１の出力信号ＯＵＴは、クロック信号ＣＬＫを２分周した信号となる。 - 特許庁

Whether use of the FF phase plate block or active use of the simple universal block can be designated for each type of FF function blocks.例文帳に追加

ＦＦフェースプレートブロックを使用するのか、簡易ユニバーサルブロックを積極的に使用するのかを、ＦＦファンクションブロックのタイプごとに指定することができる。 - 特許庁

The management information is configured to include the information indicating the recording in a management format unique to a manufacture (Manufacturer_MODE indicated by "nn" of HR_SFInn.IFO=FO to FF) and the information (Manufacturer_ID) that identifies the manufacturer.例文帳に追加

前記管理情報は、業者（メーカー）特有の管理フォーマットで記録する旨を示す情報（Manufacturer_MODE：HR_SFInn.IFOの“nn”＝F0〜FFでManufacturer_MODEを示す）とその業者を特定する情報（Manufacturer_ID）を持つように構成される。 - 特許庁

When a fast forward button FF or a fast rewind button FR is pushed when playing back the data stored in an optical disk 1, a pickup 2 is stopped and a period when the button FF or the button FR is pushed is measured.例文帳に追加

光ディスク１に記憶されたデータの再生中において、早送りボタンＦＦまたは早戻しボタンＦＲが押されると、ピックアップ２を停止し、ボタンＦＦ、ＦＲが押されている間の時間を計測する。 - 特許庁

The logical circuit 102 delays the signal C5 transmitted through the DCK by a distributing circuit 117 only by almost the half of the cycle of the SCK, and inputs it as a signal C6 to an FF 109, and sets data D3 at the FF 109 synchronously with the C6.例文帳に追加

論理回路102ではＤＣＫで送られた信号C5を分配回路117でＳＣＫのほぼ半周期だけ遅らせて信号C6としてＦＦ109に入力し、データD3をC6に同期してＦＦ109にセットする。 - 特許庁

A head FF detecting means 2 detects first flip-flops connected to input ports 101, 102 of an object circuit 100 and stores the flip-flops in a reset requiring FF list 5.例文帳に追加

先頭ＦＦ検出手段２は、対象回路１００の入力ポート１０１，１０２に接続されている最初のフリップフロップを検出し、これをリセット必要ＦＦリスト５に記憶させる。 - 特許庁

Also, the circuit design device is configured to integrate the FF whose non-operation originating terminals are the same as one domain, and to execute back-trace about each of the FF integrated as a domain.例文帳に追加

また、回路設計装置は、無動作起因端子が同一となるＦＦを１つのドメインとしてドメイン化し、ドメイン化されたＦＦそれぞれについてバックトレースを実施する。 - 特許庁

A replacing FF determining means 4 determines flip-flops other than those stored in the reset requiring FF list 5 as replacement objects to flip-flops without a reset terminal.例文帳に追加

置き換えＦＦ判定手段４は、リセット必要ＦＦリスト５に記憶されている以外のフリップフロップをリセット端子無しフリップフロップへの置き換え対象と判定する。 - 特許庁

The FF is not reset and set for the purpose except for the initialization, and with the structure that the only one clock is connected to one FF, failure inspecting rate is improved.例文帳に追加

ＦＦのリセット、セットは初期化以外の用途で使用せず、ＦＦ１つに対して１つのクロックしか接続されていないので故障検査率の向上になる。 - 特許庁

In United States of America, FRB lowered the target rate of Federal Fund (FF) to 0 to 0.25% in December 2008 and this level was maintained afterward, which promoted the credit and quantitative easings*2.例文帳に追加

米国では、FRB が2008 年12 月にフェデラルファンド（FF）レートの誘導目標を0 ～ 0.25％まで引き下げ、その後同水準を据え置くとともに、信用緩和（Credit Easing） と量的緩和（Quantitative　Easing）を進めてきた*2。 - 経済産業省

For example, in United States of America, FRB lowered the target rate of the Federal Fund (FF) to 0 to 0.25% in December 2008 and maintained it at the same level afterward, and the credit easing and quantitative easing were continued to be implemented.例文帳に追加

例えば米国では、米連邦準備理事会（FRB）が2008年12月にフェデラルファンド（FF）レートの誘導目標を0～0.25% まで引き下げ、その後も同水準に据え置いた他、信用緩和と量的緩和が進められた。 - 経済産業省

The sliding surface FF of the driven body 3 and the surface formed in the friction chip 2a of the friction member 2 to face the sliding surface FF of the driven body 3 are arranged to face each other while inclining from the state where they face each other in parallel, and the ridgeline or the corner in the facing surface of the friction chip 2a touches the flat sliding surface FF.例文帳に追加

被駆動体３の被摺動面ＦＦと該被駆動体３の被摺動面ＦＦに対向する摩擦部材２の摩擦チップ２ａに形成された対向面とは、平行して対向する状態とは傾斜して対向配置され、かつ摩擦チップ２ａの対向面における稜線又は角部が平坦な被摺動面ＦＦに接触している。 - 特許庁

(ff) The maximum sensitivity of a receiving equipment at a frequency deviating from the central frequency shall be within 3 dB from the maximum sensitivity. 例文帳に追加

フ　中心周波数から一〇〇キロヘルツ偏位した周波数における受信装置の感度は、最大感度から三デシベル以内にあること。 - 日本法令外国語訳データベースシステム

The FF gear 5g transmits the torque of a capstan motor transmitted through a belt 6 directly to the small-diameter gear 4c.例文帳に追加

ＦＦギア５ｇは、ベルトを介して伝達されたキャプスタンモータのトルクをダイレクトに小径ギア４ｃに伝達する。 - 特許庁

An FF data overwriting circuit 23 writes a byte FFh in the predetermined address of an area of the ECC block memory 21.例文帳に追加

ＦＦデータ上書き回路２３は、ＥＣＣブロックメモリ２１の領域の所定のアドレスにバイトＦＦｈを書き込む。 - 特許庁

An expected value derivation processing module M1 derives the logical value of each FF by calculating the probability propagation or performing logic simulation.例文帳に追加

期待値導出処理モジュールＭ１が各ＦＦの論理値を確率伝播の計算または論理シミュレーションの実施によって導出する。 - 特許庁

A data storage FF 101 latches data of an input signal in a tap 1 of the shift register of the waveform equalizer.例文帳に追加

波形等化装置のシフトレジスタにおけるタップ１では、入力信号のデータはデータ格納用ＦＦ１０１で保持される。 - 特許庁

A scan chain is formed so that wiring length between the scan terminals of each of a plurality of scans FF can be made the shortest.例文帳に追加

複数のスキャンＦＦを、各スキャンＦＦのスキャン端子間の配線長が最短となるようにスキャンチェーンを形成する。 - 特許庁

The magnetic recording element includes free layer FF which changes the magnetizing direction in accordance with operations of spin-polarized electrons and includes the spin polarizing coefficient Pf.例文帳に追加

磁気記録素子は、スピン分極した電子の作用により磁化方向が変化し、スピン分極率Ｐｆを有する自由層ＦＦを含む。 - 特許庁

A decoder 6 returns an output of the D type FF to an output value of the encoder synchronously with the user clock.例文帳に追加

デコーダ６はユーザクロックに同期してＤ型ＦＦ５の出力をエンコーダの出力値に戻す。 - 特許庁

The logic synthesis part 13 uses the data on the FF 20 stored in the library part 12 when designing the netlist 131.例文帳に追加

論理合成部１３は、ネットリスト１３１を設計する際に、ライブラリ部１２に格納されたＦＦ２０に関するデータを用いる。 - 特許庁

FF circuits 26 and 27 detect rises of delayed input signals AIN and BIN and output output signals UP_R and DOWN_R.例文帳に追加

ＦＦ回路２６，２７は、遅延された入力信号ＡＩＮ，ＢＩＮの立ち上がりを検出し、出力信号ＵＰ＿Ｒ，ＤＯＷＮ＿Ｒを出力する。 - 特許庁

An input signal /DT and frame control signals FR and /FR are respectively similarly held in FF 12, 41 and 42 as well.例文帳に追加

入力信号／ＤＴとフレーム制御信号ＦＲ，／ＦＲも、同様にそれぞれＦＦ１２，４１，４２に保持される。 - 特許庁

A flip-flop circuit (level detection circuit) FF detects a level reduction of the nodes W1, W2.例文帳に追加

フリップフロップ回路（レベル検出回路）ＦＦは、前記ノードＷ１、Ｗ２の電位低下を検出する。 - 特許庁

Each memory cell includes a flip-flop FF and a non-volatile memory Mnv that stores the state of corresponding flip-flop.例文帳に追加

各メモリセルは、フリップフロップＦＦと、対応するフリップフロップの状態を保持する不揮発性メモリＭｎｖを含む。 - 特許庁