「fourth layer」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

A second interconnection layer 214 is formed on the first interconnection layer, and includes a third runner 216 to be connected with the first runner, and a fourth runner 218 to be connected with the second runner.例文帳に追加

第２の相互接続層２１４が、第１の相互接続層上に形成されており、第１のランナーに接続される第３のランナー２１６と、第２のランナーに接続される第４のランナー２１８とを含む。 - 特許庁

The waveform winding portions include a first layer conductor 73a and a fourth layer conductor 73b separated by a first pitch, a U-shape bent portion 75, and a pair of jointing side ends 77a and 77b with the ends open.例文帳に追加

波巻部は第１ピッチ離れた第１層導体７３ａ及び第４層導体７３ｂと、Ｕ字状曲げ部７５と、先端が開いた一対の接合側端部７７ａ及び７７ｂとを含む。 - 特許庁

In the third and fourth steps, the photoresist layer 13 is irradiated with laser light, and subsequently laser reaction marks 14 are removed with a developer so as to form a pit line 15 expressing binary data on the photoresist layer 13.例文帳に追加

第３，第４ステップにて、フォトレジスト層１３にレーザ光を照射した後、現像液でレーザ反応跡１４を除去してフォトレジスト層１３に２値化データを表すピット列１５を形成する。 - 特許庁

In the first to fourth inner conductors, the first and second inner conductors have respective regions opposing each other through the interposition of at least one dielectric layer.例文帳に追加

第１〜第４内部導体において、第１及び第２内部導体は少なくとも１層の誘電体層を介して対向する領域をそれぞれ有する。 - 特許庁

The height of the plurality of protrusions along the first direction is smaller than a length of one-fourth of the main wavelength of the light emitted from the light-emitting layer.例文帳に追加

前記複数の突起部の前記第１方向に沿った高さは、前記発光層から放出される光の主波長の１／４の長さよりも小さい。 - 特許庁

Rotary developing units SD1, SD2 are laminated in a fourth layer D4 above the rotary coating units SC1, SC2.例文帳に追加

それぞれ、その上方の第４の階層Ｄ４には、回転式塗布ユニットＳＣ１，ＳＣ２の上方に回転式現像ユニットＳＤ１，ＳＤ２が積層される。 - 特許庁

Further, at least an n^+ emitter region and a gate structure of a gate electrode, etc., are formed as the top-side element structure on the fourth epitaxial layer.例文帳に追加

ついで、第４エピタキシャル層上に、おもて面素子構造として、少なくともｎ^+エミッタ領域、およびゲート電極などのゲート構造を形成する。 - 特許庁

A second select gate 20 is formed in a region between the fourth impurity region 8 and the fifth impurity region 9 in opposition to the regions with the first insulating layer 10 interposed.例文帳に追加

第２セレクトゲート２０は、第４不純物領域８と第５不純物領域９との間の領域に、第１絶縁膜１０を挟んで対向している。 - 特許庁

The electrodes 14a and 14b are provided with a four-layer structure of first electrode layers 16a and 16b to fourth electrode layers 22a and 22b, composed of Ni-Ti and Cu.例文帳に追加

電極１４ａ、１４ｂは、Ｎｉ−Ｔｉ、Ｃｕからなる第１電極層１６ａ、１６ｂ〜第４電極層２２ａ、２２ｂの４層構造を有する。 - 特許庁

A strip line conductor layer 2 is provided in a ceramic dielectric 1 having first and second main faces 6 and 7 and first, second, third and fourth side faces.例文帳に追加

第１及び第２の主面６、７と第１、第２、第３及び第４の側面とを有するセラミック誘電体１の中にストリップライン導体層２を設ける。 - 特許庁

The bottom pole layer 10 has first, second, third and fourth layers 10a, 10b, 10d and 10f and coupling layers 10c, 10e and 10g.例文帳に追加

下部磁極層１０は、第１の層１０ａ、第２の層１０ｂ、第３の層１０ｄ、第４の層１０ｆおよび連結層１０ｃ，１０ｅ，１０ｇを有している。 - 特許庁

A fourth conductive layer 10 is connected to the negative electrode 2b through a conductive adhesive agent 9 and is also connected to a connection terminal 11.例文帳に追加

第４導電層１０は、導電性接着剤９を介して負極２ｂと接続されているとともに、接続端子１１と接続している。 - 特許庁

Fourth wiring 34 is extended vertically to the second wiring 32 in the upper layer of the region where the first and second internal power source lines exist.例文帳に追加

第４の配線３４は、第１および第２の内部電源線が存在する領域の上層において、第２の配線３２に対して垂直方向に延びる。 - 特許庁

A pixel electrode 9ab adjacent to the pixel electrode 9aa is electrically insulated from the second relay layer 400 by the fourth interlayer insulating film 44.例文帳に追加

画素電極９ａａに隣接する画素電極９ａｂは、第４層間絶縁膜４４によって第２中継層４００と電気的に絶縁されている。 - 特許庁

Then a polygon layer moving portion 205 successively moves the first-fourth polygon layers in the depth direction of the river part, that is, vertically downward to the polygon layers.例文帳に追加

次に、ポリゴン層移動部２０５は、第１〜第４のポリゴン層を順に河川部の深さ方向、即ち、ポリゴン層に対して垂直に下方へ移動させる。 - 特許庁

Also, a third internal electrode 23 and a fourth internal electrode 24 are disposed in the same layer and the other end faces of the internal electrodes face each other.例文帳に追加

また、第３の内部電極２３と第４の内部電極２４とは同一の層に配されており、これらの内部電極の他端面は互いに対向している。 - 特許庁

The second capacitor 13 is configured by alternately laminating third and fourth internal electrodes 25 and 27 through the dielectric layer 10.例文帳に追加

第２のコンデンサ部１３は、誘電体層１０を介して第３及び第４の内部電極２５、２７が交互に積層されることにより構成される。 - 特許庁

Further, the sinusoidal wave function is used as an activation function of r pieces of neurons 51-5R structuring a fourth neuron group N4 included in an output layer 5.例文帳に追加

さらに出力層５に含まれる第４のニューロン群Ｎ４を構成するｒ個のニューロン５１〜５Ｒの活性化関数として正弦波関数を用いる。 - 特許庁

A third wire 18 forming the lower layer mesh member 22 is arranged in the y-axis direction, and a fourth wire 19 is arranged in the x-axis direction.例文帳に追加

一方、下層メッシュ部材２２を形成する、第３のワイヤ１８は、ｙ軸方向に向けて配置され、第４のワイヤ１９は、ｘ軸方向に向けて配置される。 - 特許庁

In the magnetic sensor, each of laminates 11, 21, 31 and 41 constituting the first to fourth MR elements respectively includes a magnetization free layer 61 in which the direction of a magnetization J61 varies depending on signal magnetic field, a nonmagnetic inclusion layer 62, and a magnetic anchoring layer 63, in sequence.例文帳に追加

第１から第４のＭＲ素子を構成する積層体１１，２１，３１，４１は、信号磁場に応じて磁化Ｊ６１の向きが変化する磁化自由層６１と、非磁性の介在層６２と、磁化固着層６３と、を順にそれぞれ含むものである。 - 特許庁

Moreover, the impurity density of the fourth semiconductor layer 107 is configured to be greater than that of the second region 106, and the impurity density of the second semiconductor layer 103 is configured to be greater than that of the first region 105 and smaller than that of the first semiconductor layer 102.例文帳に追加

さらに、第４半導体層１０７の不純物濃度を第２領域１０６以上にするとともに、第２半導体層１０３の不純物濃度を第１領域１０５以上にし、第１半導体層１０２よりも小さく設定する。 - 特許庁

Then, a second laminate ST2 in which at least a first conductive type third cladding layer 49, a second active layer 50, and a second conductive type fourth cladding layer 51 are laminated is formed on the first laminate ST1 by the epitaxial growth method.例文帳に追加

次に、第１積層体ＳＴ１上に、エピタキシャル成長法により、少なくとも第１導電型第３クラッド層４９、第２活性層５０および第２導電型第４クラッド層５１を積層させた第２積層体ＳＴ２を形成する。 - 特許庁

First conductor wires 121-127 are positioned on a plane whereon the second insulating layer 102 and the third insulating layer 103 come close to each other, and on a plane whereon the third insulating 103 and the fourth insulating layer 104 come close to each other.例文帳に追加

第１の導体配線１２１〜１２７は、第２番目の絶縁層１０２と第３番目の絶縁層１０３とが隣接する面、及び、第３番目の絶縁層１０３と第４番目の絶縁層１０４とが隣接する面に位置している。 - 特許庁

The magnetic anchoring layer 63 in the laminates 11, 31 constituting the first and the third MR elements, however, includes one more the first ferromagnetic layer 631 than the second ferromagnetic layer 632, while the magnetic anchoring layer 63 composing the second and the fourth MR elements includes both the second ferromagnetic layer 632 and the first ferromagnetic layer 631 of the same number in the order beginning from the magnetization free layer 61 side.例文帳に追加

但し、第１および第３のＭＲ素子を構成する積層体１１，３１における磁化固着層６３は、第１の強磁性層６３１を第２の強磁性層６３２よりも１つ多く含み、第２および第４のＭＲ素子を構成する磁化固着層６３は、磁化自由層６１の側から順に第２の強磁性層６３２と第１の強磁性層６３１とを同数ずつ含む。 - 特許庁

The fourth polysilicon layer controls the impurity concentration of the area used as a power line so that it may be higher than the impurity concentration of the area used as a high-resistance load element, and injects impurities, thereby dividing the fourth polysilicon layer into the power line and the high-resistance load element.例文帳に追加

第四のポリシリコン層は、電源線として使用される領域の不純物の濃度を高抵抗負荷素子として使用される領域の不純物の濃度より高くなるように制御して不純物注入を行うことにより、第四のポリシリコン層を電源線と高抵抗負荷素子とに区分する。 - 特許庁

Moreover, the interconnection layer resistor 14 is connected between the input terminal 30 and a third node, a group of transistors 16 is connected between the third node and a power supply VDD, the interconnection layer resistor 15 is connected between the third node and a fourth node, and a group of transistors 17 are connected between the fourth node and the power supply VDD.例文帳に追加

さらに、入力端子３０と第３のノードとの間に配線層抵抗１４を、第３のノードと電源ＶＤＤとの間にトランジスタ群１６を、第３のノードと第４のノードとの間に配線層抵抗１５を、第４のノードと電源ＶＤＤとの間にトランジスタ群１７をさらに接続する。 - 特許庁

Thus, when the fourth floating wiring layer M4 or the wiring of the fourth wiring layer M4 and the other layers connected with this is accumulated with a fixed or larger quantity of electric charge, the electric charge is made to flow into the clamp diode Da in the substrate 1, so that electric discharge between adjoining wiring can be prevented.例文帳に追加

これにより、フローティング配線である第４配線層Ｍ４、または第４配線層Ｍ４とこれに繋がる他層の配線に一定量以上の電荷が溜まった場合は、電荷をクランプダイオードＤａへ流して、基板１へと逃がすことができるので、隣接する配線間での放電を防ぐことができる。 - 特許庁

A first layer 211 for emitting light corresponding to the intensity of entering radiation, a second layer 212 for converting light outputted from the first layer 211 into electric energy, and a third layer 213 for outputting a signal based on accumulation of the electric energy acquired by the second layer 212 and the accumulated electric energy are formed on a fourth layer 214 constituted from a resin.例文帳に追加

入射した放射線の強度に応じた発光を行う第１層２１１と、第１層２１１から出力された光を電気エネルギーに変換する第２層２１２と、第２層２１２で得られた電気エネルギーの蓄積および蓄積された電気エネルギーに基づく信号を出力する第３層２１３を樹脂で構成した第４層２１４上に形成する。 - 特許庁

The element part 20 comprises: a light emitting layer 80 for generating light by electroluminescence; a first electrode 30a and a second electrode 30b for injecting charge into the light emitting layer 80; a third electrode 40a disposed via a first insulation layer 61 to the light emitting layer 80; and a fourth electrode 40b disposed via a second insulation layer 62 to the light emitting layer 80.例文帳に追加

発光素子部７０は、エレクトロルミネッセンスによって光を発生する発光層８０と、発光層８０に電荷を注入するための第１電極３０ａおよび第２電極３０ｂと、発光層８０に対して第１絶縁層６１を介して配置された第３電極４０ａと、発光層８０に対して第２絶縁層６２を介して配置された第４電極４０ｂとを含む。 - 特許庁

Each of the memory strings MS includes: a memory columnar semiconductor layer 34 extending in a vertical direction to a semiconductor substrate Ba; a charge accumulation layer 36 formed around the memory columnar semiconductor layer 34 through a barrier insulating layer 35; and a first to fourth word line conductive layers 31a-31d formed around the charge accumulation layer 36 through a block insulating layer 37.例文帳に追加

メモリストリングスＭＳは、半導体基板Ｂａに対して垂直方向に延びるメモリ柱状半導体層３４と、メモリ柱状半導体層３４の周りにバリヤ絶縁層３５を介して形成された電荷蓄積層３６と、電荷蓄積層３６の周りにブロック絶縁層３７を介して形成された第１〜第４ワード線導電層３１ａ〜３１ｄとを備える。 - 特許庁

Further as shown in (c), the substrate 20 is subjected to proximity exposure one time to expose a third layer 83 on the first layer 81 in the first nondisplay area 51, to expose a fourth layer 84 on the second layer 82 in the second nondisplay area 52 and to simultaneously expose a layer 92 in a display area 40.例文帳に追加

更に、（ｃ）に示すように、基板２０に対して１回のプロキシミティ露光を行うことにより、第１の非表示領域５１内の第１のレイヤー８１上に第３のレイヤー８３を露光し、第２の非表示領域５２内の第２のレイヤー８２上に第４のレイヤー８４を露光すると同時に、表示領域４０にレイヤー９２を露光する。 - 特許庁

A first antenna diode AD1 and a gate electrode 16 of an nMIS are electrically connected to each other through wiring M1 of a first layer, and a second antenna diode AD2 and another semiconductor element are electrically connected to each other through wiring M4 of a fourth layer (wiring one layer below top-layer wiring in an antenna block) from wiring M1 of a first layer.例文帳に追加

第１アンテナダイオードＡＤ１とｎＭＩＳのゲート電極１６とを第１層目の配線Ｍ１を介して電気的に接続し、第２アンテナダイオードＡＤ２と他の半導体素子とを第１層目の配線Ｍ１から第４層目の配線（アナログブロック内の最上層配線から１層下の配線）Ｍ４を介して電気的に接続する。 - 特許庁

Annular power wirings 4, 5 for supplying a predetermined voltage to the first micro cell 2c are formed by using the wirings of a third wiring layer 11 and a fourth wiring layer 13 which are arranged around the first micron cell 2c.例文帳に追加

第１マクロセル２ｃに所定の電圧を供給する環状の電源線４、５を、第１マクロセル２ｃの周囲であって第３配線層１１および第４配線層１３の配線により形成する。 - 特許庁

The second metal layer 5 includes an electrical wiring portion, and one or more of fourth metal layers 38 constituting other electrical wiring portion are integrated on the electrical wiring portion through an electrical insulating resin layer.例文帳に追加

第２金属層５は、電気配線部分を備えており、電気配線部分の上には電気絶縁樹脂層を介して他の電気配線部分を構成する１以上の第４金属層３８が一体化されている。 - 特許庁

A plurality of portions 551-555 of the resistance pattern 550 are connected to conductive patterns 641-645 of the fourth conductive layer 64, which is the lowest conductive layer of the lower layers 57, by the intermediary of heat radiation via holes 81-85.例文帳に追加

抵抗パターン５５０の複数の部分５５１〜５５５が、放熱用のビアホール８１〜８５を介して、下部層４７の最下層の導体層である第４の導体層６４の導電パターン６４１〜６４５に接続されている。 - 特許庁

The laminate sheet material comprises the following first layer and at least two types of layers, with a single layer for each type, selected from the second, third and fourth layers.例文帳に追加

本発明の積層シート状物は、下記第１層を少なくとも１層有し、さらに、第２層、第３層、及び第４層からなる群より選ばれる２種類以上の層を少なくとも各１層有することを特徴とする。 - 特許庁

The first to fourth windings 31-34 are constituted by wave-winding one piece each wire 30, so that an inner layer and an outer layer, are alternately laid in the depth direction of a slot inside a slot 15a, for every six slots.例文帳に追加

第１乃至第４巻線３１〜３４は、それぞれ１本の素線３０を、６スロット毎に、スロット１５ａ内でスロット深さ方向に内層と外層とを交互に採るように波巻きして構成されている。 - 特許庁

Each of the third layer 407 and the fourth layer 403 has an optical film thickness that corresponds to the light to be transmitted, and the physical film thickness of the overall color filter 306 is also made different corresponding to each of the light beams to be transmitted.例文帳に追加

第３の層４０７および第４の層４０３は、透過対象の光に応じた光学膜厚を有しており、カラーフィルタ３０６全体の物理膜厚も透過させる光色毎に異なっている。 - 特許庁

The first layer closest to the base material 43 and the fourth layer farthest from the base material 43 include no swelling prevention agent.例文帳に追加

第１層〜第４層のうち、第２層及び第３層は膨潤防止剤を有する層であると共に、基材４３に最も近い第１層と基材４３から最も離れた第４層とは、膨潤防止剤を有しない層である。 - 特許庁

The read sensor is provided with a first and second soft ferromagnetic(FM) layers 58, 60 which are separated from each other by a first spacer layer 62, and a third and fourth soft FM layers 64, 66 which are separated from each other by a second spacer layer 68.例文帳に追加

読取りセンサは、第１スペーサ層によって互いに分離された第１及び第２ソフト強磁性（ＦＭ）層と、第２スペーサ層によって互いに分離された第３及び第４ソフトＦＭ層と、を有する。 - 特許庁

The first and second diodes share a first diffusion layer connected to the ground potential line, and the third and fourth diodes share a second diffusion layer which is connected to the power supply voltage line and has a different conductivity property from the first diffusion layer.例文帳に追加

第１および第２のダイオードは、接地電位線に接続された第１の拡散層を共有し、第３および第４のダイオードは、電源電圧線に接続された、第１の拡散層とは異種の導電性の第２の拡散層を共有している構成である。 - 特許庁

A fifth product is formed by forming an upper ZnS layer 7 on the surface of the multi-layered film 6a of the fourth product, and a 6th product is formed by forming an upper insulation layer 8 on the surface of the upper ZnS layer 7 of the fifth product.例文帳に追加

前記第４生成物の前記多層膜６ａの表面に上部ＺｎＳ層７を形成して第５生成物を生成し、前記第５生成物の前記上部ＺｎＳ層７の表面に上部絶縁層８を形成して第６生成物を生成する。 - 特許庁

The semiconductor light emitting device includes: a stacked layer structure 1s comprising a first semiconductor layer 1, a second semiconductor layer 2, and a light-emitting layer 3 installed between the first and second semiconductor layers; a first electrode 7; a second electrode 4o; a third electrode 4s; and a fourth electrode 4p.例文帳に追加

第１半導体層１と、第２半導体層２と、第１半導体層と第２半導体層との間に設けられた発光層３と、を有する積層構造体１ｓと、第１電極７、第２電極４ｏ、第３電極４ｓ及び第４電極４ｐと、を備えた半導体発光素子を提供する。 - 特許庁

A power semiconductor device comprises: a first semiconductor layer 1 of a first conductivity type; a second semiconductor layer 2 of the first conductivity type; a third semiconductor layer 3 of a second conductivity type; a fourth semiconductor layer 4 of the second conductivity type; a first main electrode 5; and a second main electrode 6.例文帳に追加

本発明の実施形態の電力用半導体装置は、第１導電形の第１の半導体層１と、第１導電形の第２の半導体層２と、第２導電形の第３の半導体層３と、第２導電形の第４の半導体層４と、第１の主電極５と、第２の主電極６と、を備える。 - 特許庁

The read sensor includes first and second Co-Fe buffer layers in the lower and upper portions of a keeper layer structure respectively, third and fourth Co-Fe buffer layers in the lower and upper portions of a reference layer structure, and a fifth Co-Fe buffer layer in the lower portion of a detection layer structure respectively.例文帳に追加

この読出しセンサは、それぞれキーパ層構造の下側部分と上側部分にある第１と第２のＣｏ−Ｆｅバッファ層と、それぞれ基準層構造の下側部分と上側部分にある第３と第４のＣｏ−Ｆｅバッファ層と、検知層構造の下側部分にある第５のＣｏ−Ｆｅバッファ層を含む。 - 特許庁