「gate-current」に関連した英語例文の一覧と使い方(47ページ目) - Weblio英語例文検索

In a flux gate sensor comprising a thin film magnetic element 1 and a detection coil disposed around or neighboring the thin film magnetic element, and a wiring 2 for supplying current to the thin film magnetic element 1 in a predetermined direction, uniaxial magnetic anisotropy is induced to the thin film magnetic element 1 in a direction oblique to a direction perpendicular to an electrifying direction I of the element.例文帳に追加

薄膜磁性体素子１と、薄膜磁性体素子の周囲または近傍に配された検出コイルと、薄膜磁性体素子１に対して所定の方向に通電するための配線２とを備えるフラックスゲートセンサにおいて、薄膜磁性体素子１は、一軸磁気異方性が、素子の通電方向Ｉに対し直角方向から傾斜した方向に付与されている。 - 特許庁

This detection device has a field effect transistor having a substrate, a source electrode and a drain electrode arranged on the substrate, a channel including an ultrafine fiber body (for example, a carbon nanotube) for connecting electrically the source electrode to the drain electrode, and a gate electrode for controlling a current flowing in the channel; and an anti-insulin antibody bonded to the field effect transistor.例文帳に追加

検出装置は、基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体（例えばカーボンナノチューブ）を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタと、前記電界効果トランジスタに結合された抗インスリン抗体と、を有する。 - 特許庁

In the semiconductor element evaluation device 10 for performing a dynamic characteristic test of a semiconductor element having an insulated gate as a DUT 11, the dynamic characteristic test is performed while increasing in stages a current flowing between electrodes terminals of the DUT 11, and just after a short circuit occurs between the electrode terminals the dynamic characteristic test is stopped automatically.例文帳に追加

絶縁ゲートを有した半導体素子をＤＵＴ１１として、その動特性試験を行う半導体素子評価装置１０において、ＤＵＴ１１の電極端子間に流れる電流を段階状に増加させながら動特性試験を行い、電極端子間に短絡が発生した直後に動特性試験を自動的に停止する半導体素子評価装置１０が提供される。 - 特許庁

In a resume standby mode, when a leak kind determination circuit 7 determines that the component of leak current includes much gate leak and much substrate leak, a VDDR regulator 5 generates a power supply voltage VDDR of a first voltage level which is lower than a power supply voltage VDD and supplies this power supply voltage as a power supply voltage VDDR1 to an SRAM module 12 via a changeover switch 9.例文帳に追加

レジュームスタンバイモードにおいて、リーク種判定回路７はリーク電流の成分がゲートリークと基板リークが多いと判断すると、ＶＤＤＲレギュレータ５は電源電圧ＶＤＤよりも低い第１の電圧レベルの電源電圧ＶＤＤＲを生成し、切り替えスイッチ９を介して、電源電圧ＶＤＤＲ１としてＳＲＡＭモジュール１２に供給する。 - 特許庁

A control means supplies a first data potential (Vdata) to the first node and supplies an electric current to the drive transistor to set a voltage between the gate and the source of the drive transistor into a compensated voltage (Vth+Va) meeting the mobility of the drive transistor, and then, supplies a second data potential (Vdata+Voffset) decided depending on the first data potential to the first node.例文帳に追加

そして、制御手段は、第１に、前記駆動トランジスタのゲートとソースとの間の電圧を、当該駆動トランジスタの移動度に応じた補償後電圧（Ｖｔｈ＋Ｖａ）とするため、前記第１ノードに第１データ電位（Ｖｄａｔａ）を供給するとともに当該駆動トランジスタに電流を供給し、その後第２に、前記第１ノードに前記第１データ電位に応じて定められた第２データ電位（Ｖｄａｔａ＋Ｖｏｆｆｓｅｔ）を供給する。 - 特許庁

The differential amplifier includes: first and second transistors the source terminals of which are connected to each other at a first common node; a first common current source connected to the first common node; and an in-phase signal input terminal for inputting, to the first common node, an in-phase signal with respect to first and second input signals inputted to gate terminals of the first and second transistors.例文帳に追加

差動増幅器において、第１の共通ノードにおいて互いにソース端子が接続された第１及び第２のトランジスタと、前記第１の共通ノードに接続された第１の共通電流源と、前記第１の共通ノードに、前記第１及び第２のトランジスタのゲート端子に入力される第１及び第２の入力信号に対する同相信号を入力する同相信号入力端子とを備える。 - 特許庁

To provide a driving circuit which is adapted, for a semiconductor device which exhibits a diode characteristic of flowing an abrupt current if the gate-source voltage therein exceeds a predetermined voltage, to have the functions of reducing electric-power consumption in a high-load state, reducing the loss in the driving circuit in low-load states, preventing excessive voltages, excessive currents and excessive electric-power consumption, and reducing the loss in the semiconductor device.例文帳に追加

本発明は、ゲート−ソース間において所定電圧を超えると急峻な電流が流れるダイオード特性を示す半導体素子の高負荷時の消費電力低減および駆動回路の低負荷時の損失低減を図るだけでなく、過電圧、過電流、過消費電力を防止する保護機能と、当該半導体素子の損失を低減する機能を有する駆動回路の提供を目的とする。 - 特許庁

The biosensor array has a substrate, a large number of the heaters arranged on the substrate in a matrix state, power wiring for feeding a current to the heaters, thin film transistors arranged in a matrix state corresponding to the heaters, gate wiring for applying a control signal to the thin film transistors and sensors which are formed at the positions corresponding to the heaters and the thin film transistors and carry DNA probes.例文帳に追加

基板と、該基板上にマトリクス状に配置した多数の加熱装置と、該加熱装置に電流を供給する電力配線と、該加熱装置に対応してマトリクス状に配列された薄膜トランジスターと、該薄膜トランジスターに制御信号を与えるゲート配線と、上記加熱装置及び該薄膜トランジスターに対応する位置にマトリクス状に形成されＤＮＡプローブを担持するセンサとを有することを特徴とするバイオセンサアレイ。 - 特許庁

A current supplied to the organic light emitting diode element connected to a drain electrode of the EL drive transistor is controlled by a voltage between a gate electrode and a source electrode of the EL drive transistor, and a body electrode BD provided to the EL drive transistor as a fourth electrode is earthed in such a manner that excessive carriers generated in a channel area are caused to escape from the drive transistor through the body electrode.例文帳に追加

前記ＥＬ駆動用トランジスタのゲートーソース間電圧により、前記駆動用トランジスタのドレイン電極に接続された有機発光ダイオード素子に供給する電流は、制御され、前記ＥＬ駆動用トランジスタに第４の電極として設けられたボディ電極ＢＤは、チャンネル領域に発生する余剰キャリアがボディ電極を介して駆動用トランジスタから逃げるように接地されている。 - 特許庁

This detection device has a field effect transistor having a substrate, a source electrode and a drain electrode arranged on the substrate, a channel including an ultrafine fiber body (for example, a carbon nanotube) for connecting electrically the source electrode to the drain electrode, and a gate electrode for controlling a current flowing in the channel; and the enzyme or the substrate corresponding to the enzyme bonded to the field effect transistor.例文帳に追加

検出装置は、基板、前記基板上に配置されたソース電極およびドレイン電極、前記ソース電極とドレイン電極とを電気的に接続する超微細繊維体（例えばカーボンナノチューブ）を含むチャネル、ならびに前記チャネルを流れる電流を制御するゲート電極を有する電界効果トランジスタと、前記電界効果トランジスタに結合された酵素または酵素に対応する基質と、を有する。 - 特許庁

In a semiconductor position detector where light enters the light receiving face where a semiconductor conductive layer 12 is made and the current values outputted each from both ends of the semiconductor conductive layer 12 vary according to the position of its incidence, a gate electrode 11 capable of interrupting the electric conduction between both ends is provided through an insulating film 10 in the middle of the semiconductor conductive layer 12.例文帳に追加

本半導体位置検出器においては、半導体導電層１２が形成された受光面に光が入射し、その入射光位置に応じて半導体導電層１２の両端部からそれぞれ出力される電流値が可変する半導体位置検出器において、半導体導電層１２の途中に両端部間の電気伝導を遮断可能なゲート電極１１を絶縁膜１０を介して設けた。 - 特許庁

By means of the semiconductor device obtained by significantly improving the performance of a buried channel semiconductor device by suppressing the channel leakage current of the buried channel MOSFET and its manufacturing method, a semiconductor integrated circuit device which is excellent in performance is constituted by building the buried channel MOSFET optimized in channel-surface concentration profile by a manufacturing method using a new gate oxide film forming method.例文帳に追加

埋め込みチャネル型ＭＯＳＦＥＴのチャネルリーク電流を抑制し、埋め込みチャネル型半導体装置のパフォーマンスを著しく向上させた半導体装置とその製造方法、でチャネル表面濃度プロファイルを最適化した埋め込みチャネル型ＭＯＳＦＥＴを新しいゲート酸化膜形成方法を用いた製造方法で構築し、パフォーマンスに優れた半導体集積回路装置を構成するものである。 - 特許庁

The filter & voltage/current conversion circuit comprises: an output MOSFET where the output signals of a differential amplifier circuit to the input of which a bias voltage is supplied are supplied to a gate; a resistor element provided to the drain of the output MOSFET; and a capacitor provided between the drain of the output MOSFET and the other input of the differential amplifier circuit.例文帳に追加

上記フィルタ＆電圧−電流変換回路は、一方の入力にバイアス電圧が供給された差動増幅回路の出力信号がゲートに供給された出力ＭＯＳＦＥＴと、上記出力ＭＯＳＦＥＴのドレインに設けられた抵抗素子と、上記出力ＭＯＳＦＥＴのドレインと上記差動増幅回路の他方の入力との間に設けられたキャパシタとで構成される。 - 特許庁

In detecting defects in a TFT array on a TFT substrate by applying a voltage to the TFT array and detecting secondary electrons obtained by irradiation with an electron beam, the voltage pattern of applying the voltage to the source and/or the gate of the TFT is set to such characteristics parameters as increase a leak current due to an internal leak in the TFT depending on the voltage level and/or the timing of application.例文帳に追加

ＴＦＴ基板のＴＦＴアレイに対して電圧を印加し、電子線照射により得られる二次電子を検出してＴＦＴアレイの欠陥を検出するＴＦＴアレイの欠陥検出において、ＴＦＴのソースおよび／又はゲートへの電圧を印加する電圧パターンにおいて、電圧値および／又は印加時期によってＴＦＴの内部リークによるリーク電流を増加させる特性パラメータに設定する。 - 特許庁

The conversion circuit converts the ECL level signal into a signal of the logic level adapting to the CMOS logic circuit with passing the ECL level signal through a current switch circuit 1, an emitter follower circuit 2 and a gate grounding PMOS amplifying circuit 3 to perform a level conversion at high speed by connecting a capacitor C1 between a source and a drain of a PMOS transistor MP1 in the circuit 3.例文帳に追加

論理レベル変換回路は、ＥＣＬレベル信号をカレントスイッチ回路１、エミッタフォロワ回路２、及びゲート接地ＰＭＯＳ増幅回路３を通すことによって、ＣＭＯＳ論理回路に適合する論理レベルの信号に変換するものであり、ゲート接地ＰＭＯＳ増幅回路３内のＰＭＯＳトランジスタＭＰ１のソース−ドレイン間にキャパシタＣ１を接続することにより、高速なレベル変換を行う。 - 特許庁

This voltage-driven type power element is equipped with cell blocks 8, provided on the top surface of a semiconductor substrate 2, and provided with gate pads 9 by the cell blocks 8, and provided with main emitter electrodes 10 by cell blocks 8, and equipped with subordinate emitter electrodes 11 constituting current mirrors with the master emitter electrodes 10 provided by the cell blocks 8.例文帳に追加

本発明の電圧駆動型パワー素子は、半導体基板２の表面に設けられた複数のセルブロック８を備え、これら複数のセルブロック８毎にそれぞれ複数のゲートパッド９を設け、前記複数のセルブロック８毎にそれぞれ複数の主エミッタ電極１０を設け、そして、前記複数のセルブロック８毎にそれぞれ設けられ前記複数の主エミッタ電極１０とカレントミラーを構成する複数の従エミッタ電極１１を備えて構成されたものである。 - 特許庁

To provide a manufacturing method of a semiconductor element capable of reducing a leakage current in a storage electrode junction region by forming a gate having a stepped channel, by etching into a predetermined thickness a semiconductor substrate in a portion scheduled for a storage electrode contact and in an adjacent region thereof before the formation of an element isolation film that defines an active region.例文帳に追加

本発明は半導体素子の製造方法に関し、特に活性領域を定義する素子分離膜の形成前に格納電極コンタクトに予定されている部分及びその隣接領域の半導体基板を所定厚さにエッチングして段差のあるチャンネルを有するゲートを形成することにより、格納電極接合領域で漏洩電流を低減させて半導体素子のリフレッシュ特性を向上させることができる技術である。 - 特許庁

This voltage-driven type power element is equipped with cell blocks 8, provided on the top surface of a semiconductor substrate 2, gate pads 9 provided by the cell blocks 8, main emitter electrodes 10 provided by cell blocks 8, and two subordinate emitter electrodes 11 and 12, which are provided to one of the cell blocks 8 to constitute current mirrors with the main emitter electrodes 10 and differing in the number of unit cells.例文帳に追加

本発明の電圧駆動型パワー素子は、半導体基板２の表面に設けられた複数のセルブロック８を備え、これら複数のセルブロック８毎にそれぞれ設けられた複数のゲートパッド９を備え、複数のセルブロック８毎にそれぞれ設けられた複数の主エミッタ電極１０を備え、複数のセルブロック８の中の１つのセルブロック８に設けられ前記主エミッタ電極１０とカレントミラーを構成するものであってユニットセルの個数が異なる２個の従エミッタ電極１１、１２を備えるように構成したものである。 - 特許庁