「gate-current」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

If a current detection section 21 detects an overcurrent, the protection circuit 22 stops the application of the gate voltage Vg, the supply voltage limiting circuit 23 reduces the supply voltage, and the discharge circuit 24 discharges the electric charges stored in the smoothing capacitor C.例文帳に追加

そして、電流検出部２１により過電流が検出されると、保護回路２２によりゲート電圧Ｖｇの印可が停止され、電源電圧制限回路２３により電源電圧が低減され、放電回路２４により平滑コンデンサＣに蓄積された電荷が放電される。 - 特許庁

To provide a semiconductor device and its manufacturing method in which the reliability of a gate insulating film of a transistor to which a high voltage is applied is ensured, simultaneously reduction in the current driving capability of the transistor driven at a low voltage is avoided, and further the high integration of the semiconductor device can be attained.例文帳に追加

高電圧が印加されるトランジスタのゲート絶縁膜の信頼性を確保しつつ、低電圧で駆動するトランジスタの電流駆動能力の低下を回避し、更に半導体装置の高集積化を達成できる半導体装置及びその製造方法を提供する。 - 特許庁

To markedly lessen a polysilicon gate electrode and a diffusion layer in sheet resistance and to prevent a leakage current from drastically increasing at a diffused layer junction in a salicide process, through which a semiconductor device is formed.例文帳に追加

半導体装置の形成方法であるサリサイドプロセスにおいて、PolySiゲート電極、拡散層のシート抵抗を大幅に低減し、かつ、拡散層の接合リーク電流増加を大幅に防止する半導体薄膜の形成方法、半導体装置の製造方法および半導体装置を提供する。 - 特許庁

When the AND circuit 4 is at the low level on the output, a current flows on the route from the power source to the output of the AND circuit 4 via the pull-up resistor group, and the switch set on, while the levels on the first ends of the switches S1-S8 are inputted to the CPU 2 via a gate circuit 8 and a data bus 7.例文帳に追加

アンド回路４の出力がローレベルになると、「電源→プルアップ抵抗群→オンに設定されているスイッチ→アンド回路４の出力側」の経路で電流が流れ、その時のスイッチＳ１〜Ｓ８の一端のレベルがゲート回路８とデータバス７を通ってＣＰＵ２に入力される。 - 特許庁

Particularly, this JFET is a vertical type JFET, and has a channel region for forming a current path in the substrate depthwise direction of the semiconductor substrate, and a gate region formed in the depthwise direction to hold this channel region and controlling the channel width of the channel region according to the signal charge.例文帳に追加

特に、このＪＦＥＴは、縦型ＪＦＥＴであり、半導体基板の基板深さ方向に電流経路を形成するチャネル領域と、このチャネル領域を挟み込むように深さ方向に形成され、信号電荷によってチャネル領域のチャネル幅を制御するゲート領域とを備える。 - 特許庁

To provide a structure in which fluctuation in drive signals caused by coupling noise of each switching transistor disposed in a gate end of a drive transistor is suppressed, in for instance an organic electroluminescence display device equipped with a pixel circuit having a drive signal stabilizing circuit structure that maintains a drive current constant.例文帳に追加

駆動電流を一定に維持する駆動信号一定化回路構成を具備する画素回路を備えた有機ＥＬ表示装置において、駆動トランジスタのゲート端側に設けられる各スイッチングトランジスタのカップリングノイズを起因とする駆動信号の変動を抑制する。 - 特許庁

Source electrode lines of MOS transistors in logic and memory circuits are kept at a ground potential in an active mode, and ground source electrode lines are kept at a voltage higher than the ground potential in an unselected standby mode, thereby reducing a gate tunnel leakage current of the MOS transistor without destroying data.例文帳に追加

論理回路およびメモリ回路におけるＭＯＳトランジスタのソース電極線を動作時には接地電位に保ち、選択されない待機時には接地ソース電極線を接地電位より高い電圧に保つことによりデータを破壊することなくＭＯＳトランジスタのゲートトンネルリーク電流を低減する。 - 特許庁

A level control signal /CS[0] is set to an H level in conjunction with a level control signal /CS[1] for setting the potential of power supply lines VM[0], VM[1] lower than power supply potential VDD, thus sharply reducing a gate leak current when a memory cell array 110A is at standby and in write operation.例文帳に追加

レベル制御信号／ＣＳ［０］，／ＣＳ［１］を共にＨレベルに設定して電源線ＶＭ［０］，ＶＭ［１］の電位を共に電源電位ＶＤＤより低くすることにより、メモリセルアレイ１１０Ａの待機時および書込み動作時におけるゲートリーク電流を大幅に低減することができる。 - 特許庁

The switching circuit is provided with enhancement MOS FETs 14, 15a that are connected in series between a power supply 11 and a GND 12 and configures a push-pull circuit and with a differentiation circuit including a bipolar transistor(TR) 16 that is provided to a gate side of the MOSFETs and instantaneously pulls in a current.例文帳に追加

電源１１とＧＮＤ１２間に直列に接続され、プッシュプル回路を構成するエンハンスメント型ＭＯＳＦＥＴ１４，１５ａと、これらのＭＯＳＦＥＴのゲート側に設けられ、瞬間的な電流引き込み動作を行うバイポーラトランジスタ１６を含む微分回路とを備える。 - 特許庁

When an input voltage Vi rises, a gate voltage VQ_1G of an MOS transistor Q1 is increased, the base current of a transistor Q3 flows, the transistor Q3 is turned into active state, a capacitor C is charged with electric charges, an output voltage Vo rises and a stable state is provided on the condition of Vi=Vo.例文帳に追加

入力電圧Ｖｉが立ち上がると、ＭＯＳトランジスタＱ１のゲート電圧Ｖ_Q1G が上昇し、トランジスタＱ３のベース電流が流れ、トランジスタＱ３が動作状態に入り、コンデンサＣに電荷が充電され、出力電圧Ｖｏが立ち上がり、Ｖｉ＝Ｖｏとなったところで安定状態となる。 - 特許庁

To provide an active matrix display device having dummy pixels formed at a periphery of a display area where light emitting elements are disposed, the active matrix display device being characterized in that a potential corresponding to a dark current can be securely set for the gate of a transistor of a head-line dummy pixel circuit.例文帳に追加

発光素子が配置された表示領域の周囲にダミー画素が形成されているアクティブマトリクス型表示装置であって、先頭行ダミー画素回路のトランジスタのゲートに確実に黒電流に対応した電位を設定することが可能となるアクティブマトリクス型表示装置を提供する。 - 特許庁

At operation, by applying a voltage of 0 V to a gate of a transistor(TR) MP0 of the switching circuit 20 and applying a bias voltage VB the same as or slightly lower than the power supply voltage Vdd to the channel region can lower the threshold voltage of the TR MP0 and increase the current drive capability thereof.例文帳に追加

動作時に、スイッチング回路２０のトランジスタＭＰ０のゲートに０Ｖの電圧を印加し、チャネル領域に電源電圧Ｖ_ddと同じかまたは僅かに低いバイアス電圧Ｖ_B を印加することで、トランジスタＭＰ０のしきい値電圧を低くし、その電流駆動能力を大きくする。 - 特許庁

A pixel circuit P is provided with a light emitting element 17 capable of emitting light by current supply, a holding capacitor C for holding voltage between a first electrode L1 and a second electrode L2 and a driving transistor Tdr of which the gate is connected to the first electrode L1 of the holding capacitor C.例文帳に追加

画素回路Ｐは、電流の供給により発光する発光素子１７と、第１電極Ｌ1と第２電極Ｌ2との間の電圧を保持する保持容量Ｃと、ゲート端子が保持容量Ｃの第１電極Ｌ1に接続された駆動トランジスタＴdrとを具備する。 - 特許庁

To provide a high purity Ta material for obtaining a high reliability semiconductor element by employing a film composed of a high melting point metal, an alloy of high melting point metal, a silicide of high melting point metal, or a nitride of Ti, Ta, W, or Ti-W alloy in a contact barrier layer, a gate electrode or the like thereby suppressing leak current of a semiconductor element.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

A charge/voltage conversion amplifier reads charge information as data in driving a detection element, reads a leak current component as data in not driving the detection element, performs a difference arithmetic operation between the charge information and the leak current component to calculate difference data, and performs addition/subtraction corresponding to gate lines G1-G10 as drive lines for driving the detection element when performing the difference arithmetic operation.例文帳に追加

電荷電圧変換アンプは、検出素子を駆動させたときのデータである電荷情報を読み出し、検出素子を駆動させないときのデータであるリーク電流成分を読み出し、その電荷情報と、リーク電流成分との差分演算を行って差分データを求め、その差分演算を行う際に、検出素子を駆動させる駆動ラインであるゲートラインＧ１〜Ｇ１０に応じた加減算を行う。 - 特許庁

To provide an electrophoresis display device that is capable of realizing low current consumption by protection circuits capable of preventing the occurrence of leakage current even if a pixel circuit is constituted by transistors having a plurality of gate electrodes and of surely protecting an internal circuit from leakage voltage caused by static electricity or the like and has an excellent reliability, and further to provide an electronic equipment.例文帳に追加

本発明は、画素回路が複数のゲート電極を有するトランジスタで構成されていても、リーク電流の発生を防止することのできる保護回路によって、低消費電流を実現できかつ静電気等に起因するリーク電圧から内部回路を確実に保護することのできる信頼性に優れた電気泳動表示装置および電子機器を提供することを目的の一つとしている。 - 特許庁

The signal processing circuit comprises a variable amplitude voltage signal generating circuit 4 for supplying a variable amplitude voltage signal whose amplitude varies in a given period to a gate electrode G, and a current/voltage converting circuit 3 for converting a current signal output from a drain electrode D into a voltage signal and outputting the voltage signal as a force variation indicating voltage signal whose phase varies with varying force.例文帳に追加

信号処理回路を、振幅が所定の周期で変化する振幅変化電圧信号をゲート電極Ｇに供給する振幅変化電圧信号発生回路４と、ドレイン電極Ｄから出力される電流信号を電圧信号に変換して該電圧信号を力の変化に応じて位相が変化する力変化表示電圧信号として出力する電流／電圧変換回路３とから構成する。 - 特許庁

The power conversion device has: a three-phase inverter constituted to form each phase by output from at least one unit inverter 1 for obtaining a single-phase AC output from a DC power supply 11; control means 5 for controlling output voltage by giving gate pulse to each phase of the three-phase inverter; and current detection means 3 for directly or indirectly detecting each output current of the unit inverters 1.例文帳に追加

直流電源１１から単相交流出力を得る少なくとも１台の単位インバータ１の出力で各相を形成するように構成した３相インバータと、この３相インバータの各相にゲートパルスを与えて出力電圧を制御する制御手段５と、単位インバータ１の各々の出力電流を直接または間接的に検出する電流検出手段３で構成する。 - 特許庁

A threshold voltage of the drive transistor Dr-Tr is stored into the writing capacity Cw by making a current flowing between the drain electrode and the gate electrode of the drive transistor Dr-Tr via the series circuit of the correction capacity Cf and the first control transistor AZA-Tr flow until a voltage of the gate electrode of the drive transistor Dr-Tr reaches the threshold voltage in a state that an electric charge is accumulated in the correction capacity Cf.例文帳に追加

補正容量Ｃｆに電荷が蓄積された状態で、駆動用トランジスタＤｒ−Ｔｒのソース電極・ドレイン電極間および補正容量Ｃｆと第１の制御用トランジスタＡＺＡ−Ｔｒとの直列回路を経由する電流が、駆動用トランジスタＤｒ−Ｔｒのゲート電極の電圧が閾値電圧に達するまで流れることにより、書込容量Ｃｗに駆動用トランジスタＤｒ−Ｔｒの閾値電圧を記憶する。 - 特許庁

This active type display includes a drive transistor Dr-Tr for controlling a current for making a light emitting element OLED emit light, a series circuit of a correction capacity Cf provided between a drain electrode and a gate electrode of the drive transistor Dr-Tr and the first control transistor AZA-Tr, and a writing capacity Cw provided between the gate electrode of the drive transistor Dr-Tr and a selecting transistor Sw-Tr.例文帳に追加

発光素子ＯＬＥＤを発光させるための電流を制御する駆動用トランジスタＤｒ−Ｔｒと、駆動用トランジスタＤｒ−Ｔｒのドレイン電極とゲート電極との間に設けられた補正容量Ｃｆと第１の制御用トランジスタＡＺＡ−Ｔｒとの直列回路と、駆動用トランジスタＤｒ−Ｔｒのゲート電極と選択用トランジスタＳｗ−Ｔｒとの間に設けられた書込容量Ｃｗと、を備える。 - 特許庁

To provide a stopping type exciting system that prevents a shaft vibrating phenomenon of a generator that occurs in the stopping type exciting system having a high gain and an overcurrent phenomenon that occurs in a system having unilateral current conducting capability, or defects of exciting systems utilizing a conventional thyristor type exciting system, gate turn off Thyristor (GTO), or insulated gate bipolar transistor (IGBT).例文帳に追加

従来のサイリスター型励磁システムやＧａｔｅ Ｔｕｒｕ Ｏｆｆ Ｔｈｙｒｉｓｔｏｒや（ＧＴＯ）及びＩｎｓｕｌｔｏｒ Ｇａｔｅ Ｂｉｐｏｌａ Ｔｒａｎｓｉｓｔｅｒ（ＩＧＢＴ）を用いた励磁システムが有している短所、つまり、高利得を有している停止型励磁システムで発生する発電機の軸振動現象、及び短方向性電流導通能力を有しているシステムで発生する過電圧現象を予防する停止型励磁システムを提供する。 - 特許庁

In a method for manufacturing the organic thin film transistor wherein at least three terminals, namely a gate electrode, a source electrode and a drain electrode, an insulating layer and an organic semiconductor layer are formed on a substrate and the source-drain current is controlled by applying a voltage to the gate electrode, an insulating layer-forming step includes vapor phase film deposition of a fluorine polymer.例文帳に追加

少なくとも基板上にゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びに有機半導体層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する有機薄膜トランジスタを作製する方法であって、該絶縁体層の形成工程がフッ素ポリマーの気相成膜を含むことを特徴とする有機薄膜トランジスタの製造方法及び該方法で製造されてなる有機薄膜トランジスタ。 - 特許庁

A driving transistor is arranged below a current supply line arranged below a partition wall arranged between two adjacent pixel electrodes, and has its gate electrically connected to one of the source side and drain side of a switching transistor, one of its source side and drain side electrically connected to the current supply line, and the other of the source side and drain side electrically connected to one of two adjacent pixel electrodes.例文帳に追加

駆動トランジスタを隣接する２つの画素電極の間に配置された隔壁の下に配置された電流供給線の下方に配置し、駆動トランジスタのゲートをスイッチングトランジスタのソース側又はドレイン側の一方と電気的に接続し、駆動トランジスタのソース側又はドレイン側の一方を電流供給線と電気的に接続し、駆動トランジスタのソース側又はドレイン側の他方を隣接する２つの画素電極の一方に電気的に接続した配置とする。 - 特許庁

To reduce power consumption and further efficiently avoid influence from a neighboring pixel when setting gradation from setting of voltage to a capacitor provided between gate sources to a transistor driving by current a light emitting element by source follower circuit configuration by being applied to a self-luminous display device by current drive of, for instance, an organic EL display device concerning the display device and a method for driving the display device.例文帳に追加

本発明は、ディスプレイ装置及びディスプレイ装置の駆動方法に関し、例えば有機ＥＬ表示装置等の電流駆動による自発光の表示装置に適用して、ソースフォロワ回路構成により発光素子を電流駆動するトランジスタに対して、ゲートソース間に設けたコンデンサへの電圧の設定により階調を設定する場合に、消費電力を低減し、さらには隣接する画素からの影響を有効に回避することができるようにする。 - 特許庁

A drive control section 13 can supply a control signal to a gate of a transistor 2 as continuously reducing the duty ratio of a PWM signal from when an overcurrent detection section 10 determines an overcurrent, to thereby mitigate fluctuations in current to an inductive load 3 and mitigate fluctuations in voltage applied to the inductive load 3.例文帳に追加

駆動制御部１３は、過電流検出部１０により過電流であると判定されたときからＰＷＭ信号のデューティ比を連続的に低減してトランジスタ２のゲートに制御信号を与えるため、誘導性負荷３の電流の変動を緩やかにすることができ、誘導性負荷３の印加電圧変動も緩和できる。 - 特許庁

Consequently, a dark current is prevented as much as possible from generating from an interface of a gate oxide film 41 of the first transfer MOS transistor 22, and simultaneously the dynamic range of a solid state imaging device is enlarged by using the charges stored in a floating diffusion region FD through the channel 31.例文帳に追加

これにより、第１の転送ＭＯＳトランジスタ２２のゲート酸化膜４１の界面から暗電流が発生するのを可及的に防止することと、経路３１を介してフローティングディフュージョン領域ＦＤに蓄積された電荷を用いて、固体撮像装置のダイナミックレンジを拡大することとを同時に実現する。 - 特許庁

The slippage of the gate signal timing of individual semiconductor switching elements connected in series is suppressed with magnetic coupling means, and a voltage unbalance caused by a difference in element property such as a tail current property, etc. is suppressed by adding a means for adjusting the charge time of input capacity, based on the element voltage at turn on.例文帳に追加

直列接続した各半導体スイッチング素子のゲート信号タイミングのズレは磁気結合手段で抑制し、テイル電流特性などの素子特性の違いに起因する電圧アンバランスはターンオン時の素子電圧に基づいて入力容量の充電時間を調整する手段を付加することにより抑制する。 - 特許庁

To generate an error voltage Ve in a pulse width modulation controller 32, a differential amplifier 36 causes a gate driving circuit 31 to control a switching operation for supplying the constant current to the load device connected to the output voltage of the regulator of the switch device SW based on the prescribed voltage Vset and received detection voltage.例文帳に追加

差動増幅器３６は、パルス幅変調制御器３２に誤差電圧Veを発生させるために、既定電圧Vsetおよび受信検出電圧に基づき、同様に、ゲート駆動回路３１にそのスイッチ装置SWの調整器の出力電圧に接続される負荷装置に定電流を供給するスイッチング操作を制御させる。 - 特許庁

Since voltage of polarity for reducing electric resistance in a channel area is applied to a counter electrode during a period (scanning period) for applying the voltage of the polarity for reducing the electric resistance of the channel area to a gate electrode, current attenuation due to the charge trap in the organic transistor can be prevented.例文帳に追加

チャネル領域の電気抵抗を減少させる極性の電圧をゲート電極に印加する期間（走査期間）内に、チャネル領域の電気抵抗を減少させる極性の電圧を対向電極に印加することとしたので、有機トランジスタにおいてチャージトラップによる電流の減衰を防ぐことが可能となる。 - 特許庁

After turning off the gate signal for turning on a triac Q in a phase angle control circuit 1, an input current Iin becomes zero by immediately discharging electric charge charged into a capacitor Cx in a filter circuit 7 or a capacitor C2 for eliminating harmonic noises while constantly turning on a switching device Q1.例文帳に追加

位相角制御回路１のトライアックＱをターンオンさせるゲート信号がオフした以降において、スイッチング素子Ｑ１を常時オンとすることでフィルタ回路７のコンデンサＣｘや高調波ノイズ除去用のコンデンサＣ２に充電された電荷を瞬時に放電して入力電流Ｉｉｎをゼロにする。 - 特許庁

The inductor drive circuit 1 includes a positive electrode terminal TP and negative electrode terminal TN on which a direct current voltage is applied, an inductor 10 and transistor 50 connected in series between the positive electrode terminal TP and negative electrode terminal TN, a gate control circuit 70, a diode 55, and a reflux diode 30.例文帳に追加

インダクタ駆動回路１は、直流電圧が印加される正極端子ＴＰ及び負極端子ＴＮと、それら正極端子ＴＰと負極端子ＴＮとの間に直列に接続されたインダクタ１０及びトランジスタ５０と、ゲート制御回路７０と、ダイオード５５と、還流ダイオード３０とを備える。 - 特許庁

A cell circuit 100 provided at an intersecting point between a scanning line 131 and a reading line 121 includes: a photodiode 112 in which the flowing current changes in accordance with the amount of incident light; and a TFT 114 which has a gate connected to a cathode of the photodiode 112 and has a source connected to the scanning line 131 and has a drain connected to the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

To provide a high purity W silicide material for obtaining a high reliability semiconductor element by employing a film composed of a high melting point metal, an alloy of high melting point metal, a silicide of high melting point metal, or a nitride of Ti, Ta, W silicide, or Ti-W alloy in a contact barrier layer, a gate electrode or the like thereby suppressing leak current of a semiconductor element.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗシリサイド，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

Next, a reset control TFT 26 and the short-circuit TFT 28 are turned off and the control TFT 30 is turned on and thereby, the gate voltage of the drive TFT 24 is shifted by the voltage of video signal of a data line DL and as a result thereof, the drive TFT 24 turns on to supply the drive current to the organic EL element 32.例文帳に追加

次に、リセット制御ＴＦＴ２６、短絡ＴＦＴ２８をオフし、制御ＴＦＴ３０をオンすることで、データラインＤＬのビデオ信号の電圧により駆動ＴＦＴ２４のゲート電圧がシフトされ、これによって駆動ＴＦＴ２４がオンして有機ＥＬ素子３２に駆動電流が供給される。 - 特許庁

To suppress inversion of an amplifier when switches, which are connected to a pair of first and second data lines, and of which conduction and non-conduction are commonly controlled in response to a control signal supplied commonly to a gate terminal, are conducted even when the voltages of the pair of the second data lines are high by reducing the on-state current of the switch.例文帳に追加

第１及び第２のデータ線対間に接続され、ゲート端子に共通に供給される制御信号に応答して導通、非導通が共通に制御されるスイッチのオン電流を絞り込むことで、第２のデータ線対の電圧が高い場合でもスイッチ導通時におけるアンプの反転を抑制する。 - 特許庁

A polyimide film which has glass transition temperature of ≥300°C or favorably of ≥350°C, favorably whose linear expansion coefficient at 50°C to 300°C is -5 ppm to +15 ppm, and also favorably which has a large current ignitionability of which the performance standard degree is 3 or lower is used at an insulating layer 5 between a cathode 3 and gate electrode 2.例文帳に追加

ガラス転移温度が３００℃以上、好ましくは３５０℃以上であり、さらに好ましくは５０℃〜３００℃の線膨張係数が−５〜＋１５ｐｐｍであり、なおさらに好ましくは大電流アーク着火性が性能水準等級３以下であるポリイミドフィルムをカソード３／ゲート電極２間の絶縁層５に用いる。 - 特許庁

The surface concentration top region 14A of the p-type diffusion region 14 can be made comparatively high in impurity concentration because an opening is provided to a field oxide film 4 avoiding the gate electrode 6 and impurities are diffused by implanting impurity ions through the opening, and a surface leakage current occurring between itself and the source region and drain region of the adjacent MOS transistor can be restrained.例文帳に追加

Ｐ型拡散領域１４の表面濃度頂上領域１４Ａは、ゲート電極６と重ならずフィールド酸化膜４を開孔しイオン打ち込みによって拡散するため、比較的高濃度にすることができ、隣接したＭＯＳトランジスタのソース領域、ドレイン領域との表面リーク電流を抑制できる。 - 特許庁

Specifically, the operational amplifier 34 exercises feedback-control of a gate of the first switching element 35 so as to satisfy Vref=Rout×Ic, where Vref is the value of a reference voltage of the reference power supply 32, Rout is the resistance value of the shunt resistor 20, and Ic is the value of a constant current flowing to the load 10.例文帳に追加

これにより、基準電源３２の基準電圧の値をＶｒｅｆとし、シャント抵抗２０の抵抗値をＲｏｕｔとし、負荷１０に流れる定電流の値をＩｃとすると、Ｖｒｅｆ＝Ｒｏｕｔ×Ｉｃとなるようにオペアンプ３４が第１スイッチング素子３５のゲートをフィードバック制御する。 - 特許庁

The level conversion circuit includes: a first transistor Q4A which is connected between an output terminal OUT and a low side power supply node S3 and whose gate is connected through a first capacitive element C1A to an input terminal IN; and a first current drive element I1A connected between the output terminal OUT and a high side power supply node S4.例文帳に追加

レベル変換回路は、出力端子ＯＵＴとロー側電源ノードＳ３との間に接続し、ゲートが第１容量素子Ｃ１Ａを介して入力端子ＩＮに接続した第１トランジスタＱ４Ａと、出力端子ＯＵＴとハイ側電源ノードＳ４との間に接続する第１電流駆動素子Ｉ１Ａとを備える。 - 特許庁

In the case of standby, in order that the output ϕ2 of the first function circuit cell 13 may be in a high potential state and the output ϕ3 of the second function circuit cell 14 may be in a low potential state, the first and second insulated gate field-effect transistors M1 and M2 are driven to suppress through current flowing through the other function circuit cell.例文帳に追加

スタンバイ時に、第１機能回路セル１３の出力φ２が高電位状態となり、第２機能回路セル１４の出力φ３が低電位状態となるように、第１および第２絶縁ゲート電界効果トランジスタＭ１、Ｍ２を駆動し、他方の機能回路セルに流れる貫通電流を抑制する。 - 特許庁

In a circuit for generating a random number in a shift register 40 operating by clock CLK output from a VCC (voltage controlled oscillator) 30 and an XOR gate 42 by an M system, control voltage S11 of a regulator 10 in which not only power supply voltage VDD and operating temperature but also current consumption of a load circuit 20 change output voltage Vout is used as an input of the VCO 30.例文帳に追加

VCO３０から出力されるクロックCLKで動作するシフトレジスタ４０とXORゲート４２でＭ系列により乱数生成する回路において、電源電圧VDD、動作温度だけでなく、負荷回路２０の消費電流でも出力電圧Voutが変化するレギュレータ１０の制御電圧Ｓ１１をVCO３０の入力としている。 - 特許庁

The organic TFT 1 has source and drain electrodes 3, 7 opposed to each other, an organic semiconductor layer 6 interposed between the source and drain electrodes 3, 7, and a gate electrode 5 disposed in the organic semiconductor layer 6 and for controlling the flow of the current interposed between the source and drain electrodes 3, 7.例文帳に追加

本発明の有機ＴＦＴ１は、対向するソース電極３及びドレイン電極７と、ソース電極３及びドレイン電極７間に配置される有機半導体層６と、有機半導体層６中に配置されると共に、ソース電極３とドレイン電極７間に流れる電流を制御するゲート電極５と、を備える。 - 特許庁

The power converter circuit is provided with a non-latching switching element 10 having two main electrodes and one control electrode G, a capacitor 1 connected between the control electrode G and one main electrode, and a control current source 2 connected to the control electrode G so as to apply a gate voltage of the switching element 10.例文帳に追加

２つの主電極と１つの制御電極Ｇとを有するノンラッチング型のスイッチング素子１０と、制御電極Ｇと１つの主電極との間に接続されたコンデンサ１と、制御電極Ｇに接続されスイッチング素子１０のゲート電圧を与えるための制御電流源２とを具備する。 - 特許庁

A high-frequency power source 18 is connected between a base electrode 16 and an emitter electrode 17, and a direct current power source 19 is connected between the collector 11 and the gate electrode 13, so that the electron beam of high output modulated by the high frequency is emitted efficiently from the cathode chip 11a.例文帳に追加

ベース電極１６とエミッタ電極１７との間に高周波電源１８を接続すると共にコレクタ１１とゲート電極１３との間に直流電源１９を接続することにより高周波で変調された電子ビームが高出力かつ高効率で陰極チップ１１ａから放射される。 - 特許庁

To provide a semiconductor relay in which even when the impurity concentration of a base is increased for reducing a leak current between the drain and source of an output stage MOSFET, a gate threshold voltage Vt or ON resistance Ron is not increased and a switching time is not increased or ON resistance is not increased, as a result.例文帳に追加

本発明の課題は、出力段ＭＯＳＦＥＴのドレイン・ソース間のリーク電流を低減するためベースの不純物濃度を高くしても、ゲート閾値電圧Ｖｔやオン抵抗Ｒｏｎが増加せず、その結果、スイッチング時間が増加したりオン抵抗が増加したりすることがない半導体リレーを提供することである。 - 特許庁