「gate-current」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

And in a consecutive image display period, while holding the gate-source potential of the drive TFT 106 by the holding means 107, the source or the drain of the drive TFT 106 is separated from the current signal line 103 so as to be connected to a second feeder line 102 to allow a drive current to flow in an organic EL element 105.例文帳に追加

また、その後の画像表示期間に保持手段１０７により駆動ＴＦＴ１０６のゲートソース間電位を保持しつつ、駆動ＴＦＴ１０６のソース又はドレインを電流信号線１０３から切り離して第２の給電線１０２に接続し、有機ＥＬ素子１０５に駆動電流を流す。 - 特許庁

A transistor of a dual gate structure with two control terminals or a series connection of transistors is employed for at least a first stage amplifier element of the high frequency power amplifier circuit and a current mirror circuit provides a bias to an upper side transistor (Q2) through which a current flows in a manner of causing an operation in its saturation region.例文帳に追加

高周波電力増幅回路の少なくとも初段の増幅用素子に２つの制御端子を有するデュアルゲート構造のトランジスタまたは直列形態のトランジスタを使用し、上側のトランジスタ（Ｑ２）にカレントミラー回路でこのトランジスタを飽和領域で動作させるような電流を流すようにバイアスを与える。 - 特許庁

Here, a value of a drain current at an arbitrary gate voltage value in a sub-threshold region or saturated region of each MOSFET of the MOSFET group 102A is measured as a measurement parameter, and the MOSFET in which a value of the drain current is a central value is selected as the MOSFET 101A for the monitor.例文帳に追加

ここで、前記ＭＯＳＦＥＴ群１０２Ａの各々のＭＯＳＦＥＴのサブスレッショルド領域若しくは飽和領域の任意のゲート電圧値におけるドレイン電流の値を測定パラメータとして測定し、そのドレイン電流の値が中央値であるＭＯＳＦＥＴをモニタ用ＭＯＳＦＥＴ１０１Ａとして選択する。 - 特許庁

In a stability decision circuit, the drive current of a unit gate circuit constituting the ring oscillator of a voltage controlled oscillator for the PLL circuit is compared with a prescribed reference current, and a stability decision output signal which decides the stability of the clock output signal generated by the PLL circuit is generated.例文帳に追加

安定度判定回路は、ＰＬＬ回路の電圧制御発振器のリングオシレータを構成する単位ゲート回路の駆動電流値と所定の基準電流値とを比較し、ＰＬＬ回路により生成されるクロック出力信号の安定度を判定するための安定度判定出力信号を生成する。 - 特許庁

The drain and source of an FET 30 are mutually connected in parallel with the resistor 16 and conductive and blocking operation between the drain and the source is executed by a square pulse Vrf having a horizontal deflection period and supplied to its gate, so that the quantity of a forward direction base current Ib1 and that of the reverse direction base current Ib2 are controlled.例文帳に追加

ＦＥＴ３０は、抵抗１６と並列にドレイン・ソース間が接続され、ゲートに供給される水平偏向周期の方形波パルスＶrfによりドレイン・ソース間の導通,遮断動作を行うことにより、水平出力トランジスタ７の順方向ベース電流Ｉb1の量及び逆方向ベース電流Ｉb２の量を制御する。 - 特許庁

In the configuration of the semiconductor integrated circuit, a capacitor CO is charged with a constant current to create a voltage change which is linear with respect to a time, and a gate of an MOS transistor M1 is controlled with the voltage, thereby changing an output current of the MOS transistor smoothly with respect to the time.例文帳に追加

半導体集積回路の構成を、定電流で容量素子Ｃ０を充電することにより、時間に対して線形な電圧変化を作り出し、この電圧でＭＯＳトランジスタＭ１のゲートを制御することで、該ＭＯＳトランジスタの出力電流を時間に対して滑らかに変化させるようにしてある。 - 特許庁

A differential pair circuit in use is characterized by that a pair of MOS transistors(TRs) which perform switching operation are included and when the same gate voltages is applied to a pair of MOS TRs M1 and M2, the drain current of one MOS TR M1 is larger than the drain current of the other MOS TR M2.例文帳に追加

本発明は、スイッチング動作を行う１対のＭＯＳトランジスタ含み、同じゲート電圧を１対のＭＯＳトランジスタＭ１，Ｍ２に印加した場合、一方のＭＯＳトランジスタＭ１のドレイン電流を、他方のＭＯＳトランジスタＭ２のドレイン電流より多く流れるように構成したことを特徴とする差動対回路を用いている。 - 特許庁

If a voltage corresponding to the lock current is a specified value or more, and when the voltage is applied to the base terminal of the transistor 44, continuity is produced across a collector and an emitter terminals; and a current flowing through a gate of a MOSFET 24 is grounded via the collector terminal and the emitter terminal of the transistor 44.例文帳に追加

したがって、ロック電流に対応する電圧が特定値以上であれば、この電圧がトランジスタ４４のベース端子に印加されることで、コレクタ端子とエミッタ端子との間が導通し、ＭＯＳＦＥＴ２４のゲートに流れていた電流がトランジスタ４４のコレクタ端子及びエミッタ端子を介してアースされる。 - 特許庁

To provide a display device which can suppress a change due to leakage of a gate potential of an output transistor even during a sampling period of another circuit, can obtain a uniform current source free of a variation in the current value of an output stage, and can display a high-grade image free of the occurrence of luminance unevenness, and also provide a pixel circuit.例文帳に追加

他の回路のサンプリング期間も、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、輝度むらが発生しない高品位な画像を表示することが可能な表示装置および画素回路を提供する。 - 特許庁

In the case that the current drive capability of a TR 11 is small, since a low level of an output section 5 is increased to increase a low level given to a gate of a TR 19, the TR 19 is conductive more strongly and TRs 19, 20 correct the deficiency of the current flowing through the TR 11.例文帳に追加

トランジスタ１１の電流駆動能力が小さい場合には、出力部５のローレベルが上がってしまうことによって、トランジスタ１９のゲートに入力されるローレベルも上がり、トランジスタ１９がより強くＯＮし、トランジスタ１９，２０によってトランジスタ１１を介して流れる電流の不足分を補正する。 - 特許庁

The DC content in an inverter output voltage is estimated based on a signal that is returned from the PWM pulse or a gate driver for output of the PWM pulse, and the PWM pulse is controlled so that the estimated value coincides with the output of a regulator for inhibiting an excitation current DC content or a secondary voltage/current content in the transformer.例文帳に追加

ＰＷＭパルスまたは同パルスの出力用ゲートドライバからの返送信号に基づいてインバータ出力電圧の直流分を推定し、この推定値が変圧器の励磁電流直流成分または二次電圧直流成分を抑制する調節器の出力と一致するようにＰＷＭパルスを制御する。 - 特許庁

Gates of adjacent MOS transistors for composing a current mirror are connected to each other directly by polycrystalline silicon, and a fuse connected to a substrate is connected to a gate, thus relieving the influence of the charges on the gates of the adjacent MOS transistors for composing the current mirror circuit during in-process.例文帳に追加

カレントミラーを構成する隣合うＭＯＳトランジスタのゲート同士を、直接多結晶シリコンを用いて接続し、基板に接続されたヒューズをゲート部に接続することで、インプロセス中でカレントミラー回路を構成する隣り合うＭＯＳトランジスタのゲートが受けるチャージの影響を同量に緩和させることを特徴とする。 - 特許庁

The semiconductor device includes: a semiconductor substrate with a source region and a drain region formed thereon; a floating gate formed between the source region and the drain region to form a channel based on a programming and an erasing conditions and to control a current flow between the source region and the drain region; and a tunnelling gate to determine the programming and the erasing conditions in the floating gate based on an applied voltage.例文帳に追加

半導体素子は、ソース領域とドレイン領域が形成された半導体基板と、上記ソース領域とドレイン領域との間に形成されてプログラム及び消去状態によってチャネルを形成し、上記ソース領域とドレイン領域との間の電流の流れを制御するフローティングゲートと、印加される電圧によって上記フローティングゲートのプログラム及び消去状態を決定するトンネリングゲートとを含んで構成される。 - 特許庁

The device is provided with a bias circuit which includes an adjustment resistance adjustable in resistance with an applied current and supplies the bias voltage of the gate of an active field-effect transistor and an auxiliary field-effect transistor which is formed on the same semiconductor substrate with the active transistor in the same process, and a saturated drain current is supplied from the auxiliary field-effect transistor as the applied current to the adjustment resistance.例文帳に追加

印加電流に応じて抵抗値が調整できる調整抵抗を含み能動電界効果トランジスタのゲートのバイアス電圧を供給するバイアス回路と、前記能動トランジスタと同じ半導体基板に同じプロセスで形成された補助電界効果トランジスタとを設け、この補助電界効果トランジスタからの飽和ドレイン電流を前記印加電流として、調整抵抗に供給する。 - 特許庁

The low-pass filter includes: a PMOS transistor M1 connected between an input terminal LPIN and an output terminal LPOUT; a capacitor C1 connected between the output terminal LPOUT and an earth voltage; a current source 2 for supplying a predetermined first current i1; and a resistance R1 for converting the first current i1 to voltage and supplying the PMOS transistor M1 with the voltage as a gate bias voltage.例文帳に追加

入力端ＬＰＩＮと出力端ＬＰＯＵＴとの間に接続されたＰＭＯＳトランジスタＭ１と、出力端ＬＰＯＵＴと接地電圧との間に接続されたコンデンサＣ１と、所定の第１電流ｉ１を供給する電流源２と、第１電流ｉ１を電圧に変換してＰＭＯＳトランジスタＭ１にゲートバイアス電圧として供給する抵抗Ｒ１とを備えるようにした。 - 特許庁

To provide a display device capable of maintaining a drain voltage of an output transistor which functions as a constant current source even during a sampling term of other circuits constant, suppressing the change due to gate voltage leakage of the output transistor, obtaining a uniform current source without current value variations of the output step and displaying high quality picture producing no uneven luminance toward the scan end part.例文帳に追加

他の回路のサンプリング期間も、定電流源として機能する出力トランジスタのドレイン電位を一定に保つことができ、出力トランジスタのゲート電位のリークによる変化を抑えることが可能で、出力段の電流値バラツキのない、均一な電流源を得ることができ、スキャン終了部に向かって輝度むらが発生しない高品位な画像を表示することが可能な表示装置を提供する。 - 特許庁

To provide a semiconductor device where the freedom in the structure of a gate electrode or a channel part increases by making the gate electrode which specifies the channel region of a MISFIT into a new structure which enables in its turn the reduction of the surface area of the board occupied by single MISFIT, or the increase of the drain current of the MISFIT, and the control of a multivalent digital signal with a single MISFIT.例文帳に追加

MISFETのチャネル領域を規定するゲート電極を新規な構造とすることで、ゲート電極またはチャネル部の構造の自由度が飛躍的に増大し、ひいては単一のMISFETが占有する基板表面面積の縮小、あるいはMISFETのドレイン電流の増加や、単一のMISFETでの多値のデジタル信号の制御が可能になる半導体装置を提供する。 - 特許庁

A control part 20 outputs a changeover instruction such that a differential voltage V_A is applied to a gate of a transistor TR only in the first ON period just after receiving an output start instruction and in the first ON period just after a current set value is updated and that a holding voltage V_B is applied to the gate of the transistor TR in the other ON period.例文帳に追加

制御部２０は、出力開始指令を受けた直後の最初のオン期間、および、電流設定値が更新された直後の最初のオン期間においてのみ差動電圧Ｖ_ＡをトランジスタＴＲのゲートへ与え、その他のオン期間においては、保持電圧Ｖ_ＢをトランジスタＴＲのゲートへ与えるような切換指令を出力する。 - 特許庁

Also, a Zener diode 16 is connected between the gate and a potential point (the drain of an FET 8) which is made equal to the terminal voltage of the resistance element 5 in a current path at an FET 9 side of the output side mirror pair 19 so that a negative feedback path on which currents running through the gate of the FET 13 are made to flow in the potential point can be formed.例文帳に追加

また、前記ゲートと、出力側ミラー対１９のＦＥＴ９側の電流経路中で、抵抗素子５の端子電圧に等しくなる電位点（ＦＥＴ８のドレイン）との間にツェナーダイオード１６を接続することで、ＦＥＴ１３のゲートを介して流れる電流を前記電位点に流入させる負帰還経路を形成する。 - 特許庁

A distance C between a vehicle 1 and a vehicle 2 is measured by using a laser radar 30 and a distance X between a crossing gate 50b and the vehicle 2 is calculated on the basis of a current position of the vehicle 1 obtained on the basis of a signal from a high precision GPS receiver 11 and position information on the crossing gate 50b obtained from a map information storage part 12.例文帳に追加

レーザレーダー３０を用いて車両１と車両２との距離Ｃを測定するとともに、高精度ＧＰＳ受信機１１からの信号に基づいて求めた車両１の現在位置および地図情報記憶部１２から取得した遮断機５０ｂの位置情報に基づいて、遮断機５０ｂと車両２との距離Ｘを算出する。 - 特許庁

Each pixel circuit includes a light emitting element, a drive transistor controlling a current passing through the light emitting element, the memory provided between the data line and a gate electrode of the drive transistor to store potential difference, and a data line connecting switch connecting one end of the memory on the gate electrode side of the drive transistor to the data line.例文帳に追加

前記各画素回路は、発光素子と、前記発光素子を流れる電流を制御する駆動トランジスタと、前記データ線と前記駆動トランジスタのゲート電極との間に設けられ電位差を記憶する記憶容量と、前記駆動トランジスタのゲート電極側の前記記憶容量の一端と前記データ線とを接続させるデータ線接続スイッチと、を含む。 - 特許庁

The present invention provides the switching gate driver of a IGBT element, comprising: a resistance part for controlling a gate current of the IGBT element; and a voltage meter-reading part that outputs, to said resistance part, a control signal for controlling a variable resistance of said resistance part in accordance with a voltage between a collector and an emitter of said IGBT element.例文帳に追加

本発明は、ＩＧＢＴ素子のスイッチングゲートドライバであって、ＩＧＢＴ素子のゲート電流を制御するための抵抗部、及び、前記ＩＧＢＴ素子のコレクタ−エミッタ間の電圧に応じて、前記抵抗部の可変抵抗を制御するための制御信号を前記抵抗部に出力する電圧検針部を含むスイッチングゲートドライバを提供する。 - 特許庁

One or more of the passivation layers 18, 20 can be removed using interfaces between the layers as the etch stop so that a distance between a gate terminal 38 and the semiconductor device layer 14 can be tightly controlled, where the distance can be made very small to improve device performance and reduce the gate current leakage.例文帳に追加

層の間の境界面をエッチストップとして使用することにより１つ又はより多くの不動態化層１８、２０を除去し、ゲート端子３８と半導体デバイス層１４間の距離を正確に制御することができるようにし、この距離はデバイスの性能を向上させ且つゲート電流の漏れを減少させるよう極めて短くすることができる。 - 特許庁

Since a discharge current cannot be prevented from flowing in a steady state, a ratio of gate width/gate length of the second p-channel MOSTr 17 is made satisfactorily larger than a ratio in the first p-channel MOSTr 15, or the ON-resistance of the second MOSTr is made satisfactorily smaller than the ON-resistance of the first MOSTr.例文帳に追加

定常状態で放電電流が流れるのを妨げないため、第２のＰチャネルＭＯＳＴｒ１７のゲート幅／ゲート長の比を、第１のＰチャネルＭＯＳＴｒ１５における比よりも十分に大きいか、あるいは、前記第２のＭＯＳＴｒのオン抵抗は、前記第１のＭＯＳＴｒのオン抵抗よりも十分に小さくする。 - 特許庁

When the voltage of the terminal 2 is negative, the MOSFET 11 is turned off by a voltage comparator circuit 50, and a voltage transmitting circuit 51 for suppressing a current flowing from the terminal 2 to the terminal 1 through the circuit 50 and transmitting the voltage of the terminal 1 to the gate of the MOSFET 11 is arranged between the terminal 1 and the gate of the MOSFET 11.例文帳に追加

端子２の電圧が負の場合にＭＯＳＦＥＴ１１をオフ駆動する電圧比較回路５０を設け、端子１とＭＯＳＦＥＴ１１のゲートとの間に端子２から回路５０を介して端子１へ流れる電流を阻止すると共に端子１の電圧をＭＯＳＦＥＴ１１のゲートに伝える電圧伝達回路５１を設ける。 - 特許庁

A path for controlling the gate voltage of an FET is composed of one system by adopting negative feedback circuit configuration where the output of a buzzer 11 is controlled by controlling a drain current of an FET4 whose gate voltage is controlled by an operational amplifier 3 receiving the source output of the FET 4 as an inverted input, and the stability of the buzzer output is improved.例文帳に追加

ＦＥＴ４のドレイン電流を制御することでブザー11の出力を制御し、そのＦＥＴ４のソース出力を反転入力とするオペアンプ３でそのＦＥＴのゲート電圧を制御する負帰還回路構成とすることで、ブザー出力を制御するパスを１系統とし、かつブザー出力の安定性を向上させる。 - 特許庁

To provide a nonvolatile memory element capable of reducing the area of cells, while preventing an increase in the channel length of the nonvolatile memory cell due to the formation of a selector gate on both walls of a floating gate, and preventing a reduction in cell current, and to provide its manufacturing method and a manufacturing method of semiconductor elements using the same.例文帳に追加

選択ゲートがフローティングゲートの両方の壁に形成されて不揮発性メモリセルのチャネル長が増加するのを防止して、セル電流が減少することを防止しながら、セルの面積を減少させることのできる不揮発性メモリ素子、その製造方法及びこれを利用した半導体素子の製造方法を提供すること。 - 特許庁

Since a diode 53 is connected between a collector of a transistor 51 in the second switching circuit 50 and the gate of the MOSFET 1; even if the MOSFET 1 is turned off and a current flows to a parasitic capacity 20 to lower a gate voltage, a parasitic transistor being parasitic on the transistor 51 does not operate and a transistor 52 can be surely turned on.例文帳に追加

第２の開閉回路５０中のトランジスタ５１のコレクタとＭＯＳＦＥＴ１のゲートとの間にダイオード５３を接続しているので、ＭＯＳＦＥＴ１がターンオフして寄生容量２０に電流が流れてゲート電圧が低下しても、トランジスタ５１に寄生した寄生トランジスタが動作せず、確実にトランジスタ５２をオンさせることができる。 - 特許庁

Both of the above-mentioned tunnel oxide film 107 (the first gate insulating film) and the interpolysilicon insulating film (the second gate insulating film) 106 are constituted by a thin oxide film whereon a tunnel current can be applied, and the Vth of their cell can be controlled almost automatically so as to be in equilibrium with each other when desired threshold voltage is obtained.例文帳に追加

上記トンネル酸化膜１０７（第一のゲート絶縁膜）、インターポリ絶縁膜（第二のゲート絶縁膜）１０６両者共にトンネル電流を流すことのできる程度の薄い酸化膜で構成され、実質的に所望のしきい値電圧Ｖｔｈになったところで、両方のトンネル電流が拮抗することにより、そのセルのＶｔｈをほぼ自動的に制御する。 - 特許庁

In an Insulated Gate Bipolar Transistor (IGBT) provided with a pair of main electrodes (emitter-collector electrodes) and a trench gate electrode 32 controlling the on-off state of the electric current flowing between a pair of the main electrodes, an n-type floating semiconductor region is formed in a body region 28 side from the bonding interface of the body region 28 and a drift region 26.例文帳に追加

一対の主電極（エミッタ・コレクタ電極）と、その一対の主電極間を流れる電流のオン・オフを制御するトレンチゲート電極３２を備えているＩＧＢＴ(Insulated Bipolar Transistor)において、ボディ領域２８とドリフト領域２６の接合界面よりボディ領域２８側にｎ型のフローティング半導体領域が形成されていることを特徴としている。 - 特許庁

The active matrix type light emitting display device is equipped with: a transistor T2 for drive for selectively applying a light emitting drive current to the light emitting element OEL; a transistor T1 for control controlling the gate potential of the transistor for drive; and a capacitor for holding charge CS holding the gate potential of the transistor for drive controlled by the transistor for control for every display pixel.例文帳に追加

発光素子ＯＥＬに選択的に発光駆動電流を加えるための駆動用トランジスタＴ２と、前記駆動用トランジスタのゲート電位を制御する制御用トランジスタＴ１と、前記制御用トランジスタにより制御される駆動用トランジスタのゲート電位を保持する電荷保持用キャパシタＣＳが表示画素ごとに備えられる。 - 特許庁

This device is provided with a motor for imparting output torque to a steering system, a microcontroller for calculating current to be carried to the motor, a gate driver for driving a plurality of switching elements to form a bridge circuit based on an arithmetic result of the microcontroller, and a switching means for interrupting power supply of the gate driver.例文帳に追加

この発明にかかる電動パワーステアリング制御装置は、出力トルクをステアリング系に付与するモータと、このモータに通流すべき電流を演算するマイクロコントローラと、マイクロコントローラの演算結果に基づきブリッジ回路をなす複数のスイッチング素子を駆動するゲートドライバと、このゲートドライバの電源を遮断するためのスイッチング手段を備えるものである。 - 特許庁

The recovery overvoltage suppressing means 16a of an active gate circuit 12a regulates the gate current of the semiconductor switching element S1 of one arm, so as to suppress the overvoltage of the recovery voltage of the reflux diode D2 of the other arm, at turn on of the semiconductor switching element S1 of one arm out of a pair of arms that form the leg of a power converter.例文帳に追加

アクティブゲート回路１２ａのリカバリ過電圧抑制手段１６ａは、電力変換器のレグを形成する一対のアームのうちの一方のアームの半導体スイッチング素子Ｓ１のターンオン時に他方のアームの還流ダイオードＤ２のリカバリ電圧の過電圧を抑制するように一方のアームの半導体スイッチング素子Ｓ１のゲート電流を調整する。 - 特許庁

When the input voltage Vi falls, since the gate voltage of the MOS transistor Q1 falls, the base current of a transistor Q13 flows inversely, the base voltage of the transistor Q13 is decreased and the drain-source voltage of an MOS transistor Q2 is reduced but since the transistor Q2 is an MOS transistor, diode operation is not performed between the gate and the source.例文帳に追加

また、入力電圧Ｖｉが立ち下がった時は、ＭＯＳトランジスタＱ１のゲート電圧が下がるため、トランジスタＱ１３のベース電流は逆方向に流れ、トランジスタＱ１３のベース電圧は下がり、ＭＯＳトランジスタＱ２のドレイン−ソース電圧は少なくなるが、トランジスタＱ２はＭＯＳトランジスタであるため、ゲート−ソース間でダイオード動作することはない。 - 特許庁

A current mirror circuit of the comparator consists of two pairs of circuits consisting of two transistors connected in series, and of the two transistors connected in series, the transistor connected to a power supply side or a ground side has a gate length longer than the gate length of the other transistor out of the two transistors connected in series.例文帳に追加

コンパレータの有するカレントミラー回路を、直列に接続された２つのトランジスタから構成される２組の回路により構成し、直列に接続された２つのトランジスタのうち電源側又は接地側に接続されたトランジスタのゲート長を、直列に接続された２つのトランジスタのうち他方のトランジスタのゲート長よりも長くする。 - 特許庁

A Zener function device is connected between the source and gate of a field effect transistor for driving a load in a load drive circuit, and an on/off switch circuit for supplying an on potential and an off potential alternatively to the gate of the field effect transistor is provided, thus limiting a current flowing through the Zener function device when the field effect transistor for driving a load conducts.例文帳に追加

負荷駆動回路においける負荷駆動用の電界効果トランジスタのソースゲート間にツェナー機能デバイスを接続する一方、前記電界効果ドランジスタのゲートにオン電位及びオフ電位を択一的に供給するオンオフスイッチ回路を設け、前記負荷駆動用電界効果トランジスタが導通した場合に前記ツェナー機能デバイスに流れる電流を制限する。 - 特許庁

When a comparator 17 or a comparator 27 determines that the value of current flowing through an inverter circuit 13 lies in a temporary overload state by a timing t1, the closing signal of a gate valve 3 is transmitted as a pulse only for 1 second, e.g., from t1 to t2, and the gate valve 3 starts a closing operation from the t1.例文帳に追加

インバータ回路１３に流れる電流値が一時的な過負荷状態であることをタイミングｔ１でコンパレータ１７若しくはコンパレータ２７のいずれかが検出したときにゲートバルブ３の閉止信号が例えばｔ１からｔ２に至るまでの１秒間だけパルスとして送信され、ゲートバルブ３はｔ１から閉止動作を開始する。 - 特許庁

A semiconductor device is provided which cancels variation in threshold voltage or variation in gate-source voltage between transistors by acquiring, holding and adding to a signal potential input thereafter a voltage corresponding to the gate-source voltage or the threshold voltage of a transistor inputting an analog signal and a transistor including a function as a constant current source.例文帳に追加

アナログ信号を入力するトランジスタ、及び定電流源としての機能を有するトランジスタのゲート・ソース間電圧又はしきい値電圧に応じた電圧を取得、保持し、後に入力される信号電位に上乗せすることで、トランジスタ間のしきい値電圧のバラツキやゲート・ソース間電圧のばらつきをキャンセルする半導体装置を提供する。 - 特許庁

To provide a semiconductor device capable of obtaining the semiconductor device for which various characteristics are highly accurately controlled by performing the run-in diffusion of a gate region while actually measuring a threshold voltage (Vth) defined by characteristics of a drain current (Ids) to an application voltage (Vds) between a source and a drain under a gate bias.例文帳に追加

ゲートバイアス下でソースとドレイン間の印加電圧(Ｖｄｓ)に対するドレイン電流(Ｉｄｓ)の特性で定義されるしきい値電圧（Ｖｔｈ）を実際に測定しながらゲート領域の追い込み拡散を行うことが可能で、これにより高精度に諸特性が制御された半導体装置を得ることが可能な半導体装置を提供する。 - 特許庁

With this constitution, an efficient charge pump circuit of large output current is materialized, and the voltage Vgs between gate and source of the transistors M1 to M4 for charge transfer (when the transistors are in on-state) can be uniformized to 2Vdd.例文帳に追加

これらの構成により、高効率で大出力電流のチャージポンプ回路を実現できると共に電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）を２Ｖｄｄに揃えることができる。 - 特許庁

To provide a semiconductor device wherein the leak current of a field-effect transistor is reduced by using a GaN-based semiconductor whose gate insulation film is made of a GaN-based semiconductor thermal oxide film and the reliability and the operation voltage of an element are improved.例文帳に追加

ゲート絶縁膜にＧａＮ系半導体の熱酸化膜を用いたＧａＮ系半導体による電界効果トランジスタのリーク電流を低減し、素子の信頼性と動作電圧の向上を図った半導体装置を提供する - 特許庁

Each of the first and second switch MOSFETs has a capacitor element for fixing a change in a drain voltage when a current is allowed to flow into the load capacitor of the first voltage line in the ON state between a gate and a drain.例文帳に追加

上記第１及び第２スイッチＭＯＳＦＥＴは、オン状態となって上記第１電圧線の負荷容量に電流を流すときのドレイン電圧の変化を一定にする容量素子をゲートとドレインとの間に有する。 - 特許庁

The storage device stores data by controlling the charge amount of the storage element via the transistor with the extremely low off-state current instead of injecting the electric charges at high voltage to a floating gate surrounded by an insulation film.例文帳に追加

上記記憶装置では、絶縁膜に囲まれたフローティングゲートに高電圧で電荷を注入するのではなく、オフ電流の極めて低いトランジスタを介して記憶素子の電荷量を制御することで、データの記憶を行う。 - 特許庁

A TFT gate voltage to drain current property (Vgs-Id property) of pixels of the prescribed numbers on a panel is measured, an average pixel property is approximated by a function of a power such as Id=(a(Vgs-b))^c, (S1-S3).例文帳に追加

パネル上の所定数の画素のＴＦＴのゲート電圧対ドレイン電流特性（Ｖｇｓ‐Ｉｄ特性）を測定し、平均的な画素の特性をＩｄ＝（ａ（Ｖｇｓ−ｂ））^ｃというべき乗の関数で近似する（Ｓ１〜Ｓ３）。 - 特許庁

This voltage regulator where the output of a two-step amplifier circuit 23 is connected to the gate of an MOS transistor M30 for output control is provided with a transistor M21 cascode-connected to a transistor M20 configuring the constant current circuit of the two-step amplifier circuit 23.例文帳に追加

出力制御用MOSトランジスタM30のゲートに二段増幅回路23の出力が接続されたボルテージレギュレータにおいて、二段増幅回路23の定電流回路を構成するトランジスタM20にカスコード接続されたトランジスタM21を設ける。 - 特許庁