「gate-current」に関連した英語例文の一覧と使い方(33ページ目) - Weblio英語例文検索

Also, LDD 717 to 720, which do not overlap on the gate wiring, are arranged on an n-channel type TFT 804 where an image part is formed, and a TFT structure, having a small OFF current value is realized.例文帳に追加

また、画素部を形成するｎチャネル型ＴＦＴ８０４にはゲート配線に重ならないＬＤＤ領域７１７〜７２０が配置され、オフ電流値の小さいＴＦＴ構造が実現される。 - 特許庁

Current values of output currents Iouts are uniformized by compensating the variation in transistors T105-1 to T105-K by the inclination of the potential of the gate line 104.例文帳に追加

このゲート線Ｇ１０４の電位の傾きによってトランジスタＴ１０５−１〜Ｔ１０５−Ｋにおける特性ばらつきを補償することによって出力電流Ｉｏｕｔの電流値を均一にする。 - 特許庁

The transistor acts as a leakage path for rapidly discharging electric charges accumulated in a gate capacitance of the current mirror circuit, thereby improving response characteristics of the photoelectric conversion device and reducing output of an abnormal value.例文帳に追加

該トランジスタは、カレントミラー回路のゲート容量の蓄積電荷を急速に排出するためのリークパスとして作用し、光電変換装置の応答速度を改善するとともに異常値の出力を低減する。 - 特許庁

Since threshold voltage becomes higher than the unit cell 6A in the unit cell 6B, saturation current is difficult to flow in the unit cell 6B even if gate voltage which is the same as the unit cell 6A is applied.例文帳に追加

これにより、ユニットセル６Ｂでは、ユニットセル６Ａに対して閾値電圧が高くなるため、ユニットセル６Ａと同一のゲート電圧を印加しても、ユニットセル６Ｂでは飽和電流が流れにくくなる。 - 特許庁

Voltage balance control circuits (VD1, VD2, DAMP and VAC) correct a gate current of the switching element S1 on a slave side and balance the load voltages of the switching elements so that a voltage deviation of the respective detection voltages becomes zero.例文帳に追加

電圧バランス制御回路（ＶＤ１，ＶＤ２，ＤＡＭＰ，ＶＡＣ）は、各検出電圧の電圧偏差がゼロ（零）になるよう、スレーブ側のスイッチング素子Ｓ１のゲート電流を補正して各スイッチング素子の負担電圧をバランスさせる。 - 特許庁

A feedback circuit reduces a channel current of an input MOS transistor and reduces a gate-source voltage of the input MOS transistor as a source voltage of the input MOS transistor of a source follower circuit increases.例文帳に追加

本発明では、帰還回路は、ソースフォロワ回路の入力用ＭＯＳトランジスタのソース電圧が高いほど、入力用ＭＯＳトランジスタのチャネル電流を小さくし、そのゲート−ソース間電圧を小さくする。 - 特許庁

To provide a semiconductor integrated circuit that can restrain a leakage current in a standby state, while maintaining the reliability of its gate oxide film, minimize increase in the circuit area and surely detect defects.例文帳に追加

ゲート酸化膜の信頼性を維持しながら、待機時のリーク電流を抑制でき、回路面積の増加を最小限にでき、欠陥を確実に検出することができる半導体集積回路を実現する。 - 特許庁

Moreover, an accurate control system is realized by transmitting, in synchronization with this synchronizing signal, a gate enable signal, a state information for detection of current and voltage and an information for fault detection.例文帳に追加

また、この同期信号に同期して、ゲートイネーブル信号や電流検出，電圧検出の状態情報，故障検出などの情報を送信することにより正確なる制御システムを実現した。 - 特許庁

A TMR element 1 is formed to adjoin a gate lead-out electrode 18, while separated from it, on the base electrode 20, with a bias electrode 17 being formed on its upper surface to feed a constant current.例文帳に追加

ＴＭＲ素子１は下地電極２０上にゲート引き出し電極１８と隣接しかつ離隔して形成され、その上面には定電流を流し込むバイアス電極１７が形成されている。 - 特許庁

Consequently, a pulse current flows to a detection coil 102 provided in the gate 100, and a waveform signal generated in response and showing featured transient response is output to a terminal device 300.例文帳に追加

その結果、ゲート１００内に設けられた検知コイル１０２にパルス電流が流れ、これに対して発生する特徴的な過渡応答を示す波形信号が端末装置３００に出力される。 - 特許庁

A direct current voltage which is within a withstand voltage of the MOS transistor M2 is supplied to a gate in response to a voltage supplied to a conductive terminal 6y of the MOS transistor M2 at the time of normal operation.例文帳に追加

又、通常動作時には、ＭＯＳトランジスタＭ２の導電端子６ｙに印加する電圧に応じてＭＯＳトランジスタＭ２の耐圧範囲内となる直流電圧をゲートに供給する。 - 特許庁

To prevent a semiconductor apparatus having an FWD built-in type IGBT from being broken owing to a recovery current concentrating on nearby a triplet point where an IGBT, an FWD, and a gate runner region cross one another.例文帳に追加

ＦＷＤ内蔵型ＩＧＢＴを備えた半導体装置において、ＩＧＢＴとＦＷＤとゲートランナ領域とが交差する３重点付近に集中するリカバリ電流による破壊を防止する。 - 特許庁

To provide a non-volatile memory element capable of securing operating current by increasing an effective channel width by coping with the decrease of a gate area incidental to large scale integration and a method for manufacturing the same.例文帳に追加

高集積化に伴うゲート面積の減少に対応して有効チャネル幅を増大させて、動作電流を確保することができる不揮発性メモリ素子及びその製造方法を提供すること。 - 特許庁

Each gate of the N-channel MOS transistors (TRs) N_3, N_4 is respectively connected to the drain of the opposed MOS TR and each source is connected to ground via a different DC current source.例文帳に追加

前記Ｎ型のＭＯＳトランジスタＮ_3，Ｎ_4のゲートは互いに相手側のＭＯＳトランジスタのドレインに接続すると共にそのソースの各々はそれぞれ異なる直流電流源を介して接地する。 - 特許庁

The power supply circuit 50 includes field effect transistors 51_1-51_M, current value detection parts 52_1-52_M, a gate voltage control part 53, buffer parts 54_1-54_M, an addition part 55, and a failure detection part 56.例文帳に追加

電力供給回路５０は、電界効果トランジスタ５１_１〜５１_Ｍ、電流値検出部５２_１〜５２_Ｍ、ゲート電圧制御部５３、バッファ部５４_１〜５４_Ｍ、加算部５５および異常検出部５６を含む。 - 特許庁

The potential of the capacitive element (19) is input to a gate potential of the drive transistor (Tr10) in a light emission element drive period to control the brightness of the capacitive element (9) with the value of current flowing at this time.例文帳に追加

発光素子駆動期間にその容量素子（１９）の電位を駆動トランジスタ（Ｔｒ１０）のゲート電位に入力し、そのときに流れる電流値で発光素子（９）の輝度を制御する。 - 特許庁

To provide a semiconductor device which can be reduced in prominent leakage current when the gate length of a MONOS transistor is shortened and can also be reduced in incorrect erasion (disturbing), and to provide its manufacturing method.例文帳に追加

ＭＯＮＯＳ型トランジスタのゲート長を縮小した場合に顕著に現れるリーク電流を低減でき、かつ誤消去（ディスターブ）を低減できる半導体装置およびその製造方法を提供する。 - 特許庁

For the N-channel type thin-film transistor of an inverter circuit for driving a pixel, a high resistance impurity region is overlapped with a gate electrode, deterioration by hot carriers is suppressed and an on-current is increased.例文帳に追加

画素を駆動するインバータ回路のＮチャネル型薄膜トランジスタは、ゲイト電極と高抵抗不純物領域をオーバーラップさせて、ホットキャリヤによる劣化を抑制し、オン電流を増加させる構成とする。 - 特許庁

The transistor 10 is configured to be a so-called source follower circuit wherein a constant current is supplied to the source of the transistor 10 and the same potential level is applied to the gate and the drain, and the transistor 10 outputs the source potential level as the output voltage.例文帳に追加

トランジスタ１０は、ソースに定電流が供給され、ゲートとドレインに同電位が印加され、ソース電位を出力電圧として出力する、いわゆるソースフォロワ回路として構成されている。 - 特許庁

A transistor is provided between the accumulating means and the load circuit and the current flowing to the accumulating means, and the load circuit is controlled with the voltage of the power source connected to the gate of the transistor.例文帳に追加

蓄電手段および負荷回路と接地端子の間にトランジスタを設け、蓄電手段および負荷回路に流れる電流をトランジスタのゲートに接続した電源の電圧で制御する構成とした。 - 特許庁

To realize stabilized high current conduction and reliable short circuit protection while preventing oscillation of a gate signal in a power converter where one arm comprises a plurality of unit arm elements connected in parallel.例文帳に追加

一つのアームが複数の単位アーム素子を並列接続してなる電力変換装置において、ゲート信号が発振することなく、安定した大電流通電および確実な短絡保護を行う。 - 特許庁

Thus, any defect due to a stress in the case of channel dope can be prevented from being generated in a gate insulating layer 2y, and such a failure as current leak or insulating destruction can be prevented from being generated in a field effect transistor 10y.例文帳に追加

このため、ゲート絶縁層２ｙには、チャネルドープの際のストレスに起因する欠陥が発生せず、電界効果型トランジスタ１０ｙでは電流リークや絶縁破壊などの不具合が発生しない。 - 特許庁

This switching device is constituted so that the serial circuit of a load 2 and a contact 3 is connected to an AC power source 1 and by opening/closing the contact 3, an ignition current flows to the gate of a bidirectional thyristor 4.例文帳に追加

交流電源１に負荷２と接点３の直列回路を接続し、接点３が開閉することにより、双方向性サイリスタ４のゲートに点弧電流を流すように構成したスイッチング装置。 - 特許庁

In the detection period, the correction means cuts off the electricity conduction and detects a potential difference across a source S and a gate G of the drive transistor Tr2 while a transient current Iref flows therethrough.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

To improve a device efficiency and to reduce in size and weight by applying a gate voltage to a metal oxide semiconductor field effect transistor during almost all period in which current flows to the transistor and enhancing an energization loss reducing effect.例文帳に追加

ＭＯＳＦＥＴに電流が流れる期間の殆どでゲート電圧をＭＯＳＦＥＴに印加し、導通損失の低減効果を高め、装置効率の向上や小型軽量化を可能にする。 - 特許庁

When a luminance signal is made to flow through a data 10, a voltage in which the voltage of the signal is put upon the total value is applied to the gate of a Tr22 and a current is made to flow through the OLED20 to make the OLED20 emit a light.例文帳に追加

Ｄａｔａ１０に輝度信号を流すと、その電圧を上記の合計値に上乗せした電圧がＴｒ２２のゲート電極に加えられ、ＯＬＥＤ２０に電流が流れ、発光する。 - 特許庁

To provide a semiconductor device on which a reverse bias leak current is reduced in a thin film insulated gate field-effect transistor to be used for an active matrix electric optical device, and to provide a manufacturing method of the semiconductor device.例文帳に追加

アクティブマトリクス型電気光学装置に用いる薄膜絶縁ゲート型電解効果トランジスタにおいて、逆バイアス時のリ−ク電流を減少せしめた半導体装置とその作製方法を提供する。 - 特許庁

In a gate terminal MOSFET 24, a constant voltage corresponding to a zenner voltage of a zenner diode 32 is kept being applied and is maintained in the ON state, and a driving current A4 is kept being provided to the motor 20.例文帳に追加

ＭＯＳＦＥＴ２４のゲート端子には、ツェナーダイオード３２のツェナ電圧に対応する一定電圧が印加され続け、オン状態を維持し、モータ２０に駆動電流Ａ４が供給され続ける。 - 特許庁

To eliminate a pattern dependence by suppressing a leakage current of an interface between an element region and an element isolation region by completely flattening a step between the element region and the element isolation region at a gate wiring forming time.例文帳に追加

ゲート配線形成時の素子領域と素子分離領域の段差を完全に平坦化して素子領域と素子分離領域界面のリーク電流を抑え、そのパターン依存性を無くす。 - 特許庁

A transistor N2 is connected to a light emitting element 1 in series, and a connection contact point between the source of a current switching transistor N8 and the drain of a transistor N9 is connected to the gate of the transistor N2.例文帳に追加

発光素子１にはトランジスタＮ２が直列接続されており、トランジスタＮ２のゲートには、電流スイッチを構成するトランジスタＮ８のソースとトランジスタＮ９のドレインの接続接点が接続される。 - 特許庁

An LDD (lightly doped drain) region for a switching TFT (thin film transistor) 4702 formed in a pixel is so formed as not to be superposed on a gate electrode and has a structure of giving a priority to the reduction of an off current value.例文帳に追加

画素内に形成されるスイッチング用ＴＦＴ４７０２のＬＤＤ領域はゲート電極に重ならないように形成されており、オフ電流値の低減に重点をおいた構造となっている。 - 特許庁

A charge-period determination part 18 compares a crank angle with a charge period so as to input a charge control signal to an AND gate 104, when it is determined that a current crank angle lies within a scheduled charge period.例文帳に追加

充電期間判定部１８は、クランク角と充電期間とを比較して現クランク角が予定の充電期間であると判断したときに充電制御信号をアンドゲート１０４に入力する。 - 特許庁

When the control terminal 1 is at an 'L' level, the bandgap circuit 3 and the constant current source 8 are inactive, and the gate voltage of the PchMOS transistor 17 becomes the same as a power supply terminal voltage to be turned off.例文帳に追加

制御端子１が「Ｌ」レベル時、バンドギャップ回路３、定電流源８が非動作状態、ＰｃｈＭＯＳトランジスタ１７のゲート電圧は電源端子電圧と同じになりＯＦＦ状態となる。 - 特許庁

In a driving period PDR, supply of a potential to the first electrode L1 is stopped to supply a driving current IDR corresponding to the gate-source voltage of the driving transistor TDR to a light emitting element E.例文帳に追加

駆動期間ＰDRにおいては、第１電極Ｌ１対する電位の供給を停止することで、駆動トランジスタTDRのゲート・ソース間の電圧に応じた駆動電流ＩDRを発光素子Ｅに供給する。 - 特許庁

For recording, a current is supplied to the address line connected to the transistor while a potential difference between the gate and the source or the drain of the transistor connected to the storage element is maintained at an operation threshold voltage or lower.例文帳に追加

記録は、記憶素子に接続されたトランジスタのゲートとソース又はドレイン間の電位差を動作しきい電圧以下に保ちながら、そのトランジスタに接続されたアドレス線に電流を流す。 - 特許庁

To provide a display device capable of suppressing a light leakage current and capacitance increase when a plurality of TFTs each having a gate electrode film at the light source side are serially provided.例文帳に追加

光源側にゲート電極膜を有するＴＦＴを複数個直列に設ける場合、光リーク電流の発生を抑えつつ、容量増加をも抑制することができる表示装置を提供することにある。 - 特許庁

When abnormality is generated in the communication line on the terminal side, a current passed through an input terminal L1A and a resistor 2 on one line side flows to the gate of a PUT(programmable unijunction transistor) 6 and a voltage drop V2d is generated in the resistor 2.例文帳に追加

端末側の通信線に異常が生じると、片線側の入力端子Ｌ１Ａ、抵抗２を通った電流はＰＵＴ６のゲートに流れ、抵抗２には電圧降下Ｖ２ｄが生じる。 - 特許庁

To provide a semiconductor device which is easy to acquire a normally-off property and can suppress a problem that, if a voltage is applied to a drain electrode when no voltage is applied to a gate electrode, a drain current is caused to flow.例文帳に追加

ノーマリーオフ特性を得やすく、ゲート電極に電圧を印加しない状態でドレイン電極に電圧を印加すると、ドレイン電流が流れてしまうのを抑制できる半導体装置を提供する。 - 特許庁

The dopant concentration of the active layer is set to N_d(cm^-3), and the amount of voltage shift in the gate voltage-drain current characteristics is set to approximately 1.37×10^-17×N_d(V) for designing the thin-film transistor.例文帳に追加

活性層のドーパント濃度をＮ_ｄ（ｃｍ^−３）と設定して、ゲート電圧−ドレイン電流特性の電圧シフト量を略１．３７×１０^−１７・Ｎ_ｄ（Ｖ）として薄膜トランジスタの設計を行う。 - 特許庁

FET_Sg2 turns on when the AC voltage V_N2 becomes the other polarity and a voltage applied to a gate thereof exceeds the threshold, to draw a discharge current from the FET 1 and turn it off.例文帳に追加

また、ＦＥＴ＿Ｓg2は、交流電圧Ｖ＿Ｎ２が他方の極性となり自身のゲートに印加される電圧が閾値を超えるとターンオンし、ＦＥＴ１のゲートから放電電流を流してターンオフさせる。 - 特許庁

A gate leakage current is reduced because the ohmic contact layer 27 positioned between a source electrode 13 and the SiO2 film 11 as well as between a drain electrode 14 and the SiO2 film 11 is disconnected.例文帳に追加

ソース電極１３及びＳｉＯ_２膜１１間、ドレイン電極１４及びＳｉＯ_２膜１１間に位置するオーミックコンタクト層２７は分断されていることによりゲートリーク電流を低減できる。 - 特許庁

Without using two power supplies as before, the on-driving constant current circuit 121 and the voltage limiting circuit 123 can adjust gate voltage of the IGBT 110d.例文帳に追加

そのため、従来のように、２つの電源を用いることなく、オン駆動用定電流回路１２１と電圧制限回路１２３によって、ＩＧＢＴ１１０ｄのゲート電圧を調整することができる。 - 特許庁

When over-voltage detection signals are outputted and over-current detection signals are outputted, the energization is stopped by an AND gate 50 even if injection signals TQ1, TQ3, and TQ5 are inputted.例文帳に追加

過電圧検出信号が出力されるとともに過電流検出信号が出力されると、噴射信号ＴＱ１，ＴＱ３，ＴＱ５を入力してもアンドゲート５０によって通電を停止させる。 - 特許庁

Thus, current flows from the drain electrode 82 to the source electrode 81, the potential of the source electrode 81 becomes the same as the examining voltage, therefore the examining voltage is applied to the gate electrode 93 of the TFT 90.例文帳に追加

すると、ドレイン電極８２からソース電極８１に電流が流れ、ソース電極８１は検査電圧と同電位となるため、ＴＦＴ９０のゲート電極９３には、検査電圧が印加される。 - 特許庁

To realize a semiconductor device in which an extension region may not extend in the lower part of a gate electrode and a junction leakage current may not be generated when a shared contact is formed.例文帳に追加

エクステンション領域がゲート電極の下側に広がることがなく且つシェアードコンタクトを形成する際に接合リーク電流が発生するおそれがない半導体装置を実現できるようにする。 - 特許庁