「gate-current」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

This voltage causes a current flowing through a transistor 24, current mirror circuits 27, 28, and a transistor 32 is turned on and the potential of an output terminal of the driving circuit 10 is reduced around the potential of a power supply line 3, thus, a gate driving signal SG1 is in a state of off-driving signal.例文帳に追加

この電圧によりトランジスタ２４、カレントミラー回路２７、２８に電流が流れ、トランジスタ３２がオンして駆動回路１０の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG1はオフ駆動の信号状態となる。 - 特許庁

In this way, a normal-off transistor 1 can be created that if voltage is zero (0), no drain current flows and if voltage is applied to the gate electrode 18, the piezo effect material layer 15 is deformed, and stress is applied to the barrier layer 14 so that drain current flows.例文帳に追加

これによって、ゲート電圧がゼロの場合にはドレイン電流が流れず、ゲート電極１８に電圧を印加すると、ピエゾ効果材層１５が変形してバリア層１４に応力が印加され、ドレイン電流が流れる状態となるノーマルオフタイプのトランジスタ１が得られる。 - 特許庁

To provide a nitride semiconductor device capable of preventing current collapse while more enhancing withstand voltage by preventing collision ionization in a nitride semiconductor layer by reducing a leak current of a gate electrode formed on the nitride semiconductor layer.例文帳に追加

窒化物半導体層に形成されるゲート電極のリーク電流を低減し、窒化物半導体層内での衝突イオン化を抑制することにより高耐圧化を実現し、同時に電流コラプスを抑制することができる窒化物半導体装置を提供する。 - 特許庁

Next, in an electrically connected state between the variable current source 4a and the transistor T3, data which is based on the offset voltage and which is corresponding to a product of data current Idata and its supply time is written to a capacitor C1 connected to the gate of the transistor T3.例文帳に追加

つぎに、可変電流源４ａとトランジスタＴ3とが電気的に接続されている状態において、オフセット電圧を基準とし、かつ、データ電流Ｉdataとその供給時間との積に応じたデータを、トランジスタＴ3のゲートに接続されたキャパシタＣ1に書き込む。 - 特許庁

The LDD region 4707 for a current control TFT 4704 and a power supply control TFT is so formed as to be partially superposed on the gate electrode and has a structure of giving a priority to the prevention of hot carrier filling and the reduction of the off current value.例文帳に追加

電流制御用ＴＦＴ４７０４及び電源制御用ＴＦＴのＬＤＤ領域４７０７は、ゲート電極に一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

The disposed diode uses junction which is equivalent to the p-n junction between the source and bulk of the MOSFET and the bias voltage is applied to the back gate of the MOSFET by using a voltage generated across the anode and cathode of the diode when the diode is driven by a constant current having a certain current value.例文帳に追加

そのダイオードは該ＭＯＳＦＥＴのソースーバルク間のＰＮ接合と同等の接合を用い、配置したダイオードをある電流値で定電流駆動し、該ダイオードのアノードーカソード間に発生する電圧で該ＭＯＳＦＥＴのバックゲートにバイアスを与える。 - 特許庁

A designated reference current Iref flowing to the signal line SL before or after the signal current Isig is supplied to the driving transistor Trd to sample a reference voltage Vcs1' developed at the gate G at this time in an external pixel capacitor Cs'.例文帳に追加

又信号電流Ｉｓｉｇに前後して信号線ＳＬに流れる所定の基準電流Ｉｒｅｆを駆動トランジスタＴｒｄに通しその時ゲートに発生する基準電圧Ｖｃｓ１´を画素回路２の外部に配された外部画素容量Ｃｓ´にサンプリングする。 - 特許庁

The gate input capacitor of the MOSFET 2 is discharged at first by a large current on a power MOSFET 2 off-command, and then is discharged by a small current when the forward voltage of the diode 3 is generated.例文帳に追加

パワーＭＯＳＦＥＴ２のオフ指令に基づいて当初、大電流で前記パワーＭＯＳＦＥＴ２のゲート入力容量から放電し、ダイオード３での順方向電圧が発生すると、小電流でパワーＭＯＳＦＥＴ２のゲート入力容量から放電する。 - 特許庁

To provide a power semiconductor device with a sense function in which precision of current detection is improved by correcting to reduce deviation of current switch timing or transient characteristics in the main region and the sense region of the power semiconductor device with the sense function by a gate drive circuit.例文帳に追加

センス機能付きパワー半導体デバイスのメイン領域とセンス領域の電流スイッチタイミングや過渡特性のずれを小さくするようゲート駆動回路で補正して電流検出の精度を向上させるセンス機能付きパワー半導体デバイスを提供する。 - 特許庁

The control part 2 does not apply a voltage to the gate of the main switch element 4 until a specified time period passes after the drain current of the main switch element 4 returns to zero if the main switch element 4 turns on while the gate voltage of the main switch element 4 is low due to the regenerative operation.例文帳に追加

回生動作によって、主スイッチ素子４のゲート電圧が低い期間に主スイッチ素子４がオンする場合には、主スイッチ素子４のドレイン電流がゼロに戻って一定時間が経過するまでは、制御部２が主スイッチ素子４のゲートに電圧を印加しないようにする。 - 特許庁

Detection of the leak current is enabled by adding high impedance loads to the gate electrode of the transistor, the input terminal of the logical gate circuit and the open/close control terminal of the switching circuit and fixing the potential of each of the electrodes/terminals to potential between a power supply voltage and a ground voltage.例文帳に追加

トランジスタのゲート電極・論理ゲート回路の入力端子・スイッチ回路の開閉制御端子にハイインピーダンス負荷を付加し、それぞれの電極・端子の電位を電源電圧からグランド電圧の間の電位に固定することにより、リーク電流の検出を可能にする。 - 特許庁

In the semiconductor device, a switch NMOS transistor NM2 has its drain and source connected between the gate and source of the output NMOS transistor NM1 supplying an output current to a load 12, and also has its gate connected to an internal ground wire line GW connected to a ground terminal GND.例文帳に追加

スイッチ用のＮＭＯＳトランジスタＮＭ２は、負荷１２に出力電流を供給する出力用のＮＭＯＳトランジスタＮＭ１のゲートおよびソース間にそれぞれドレインおよびソースを接続すると共に、接地端子ＧＮＤに接続される内部接地配線ＧＷにゲートを接続する。 - 特許庁

By controlling the potential applied to the back gate electrode with the back gate control circuit, the threshold voltage can be adjusted so that the on resistance is lowered in the case of large output power, and so that the off current is lowered in the case of small output power.例文帳に追加

バックゲート制御回路により、バックゲート電極に与える電位を制御することで、出力電力が大きい場合にはオン抵抗が下がるように閾値電圧を調整し、出力電力が小さい場合にはオフ電流が下がるように閾値電圧を調整することができる。 - 特許庁

Since the gate and the body region of the DTMOS for controlling data input output are connected to a word line 16, even when a gate voltage of the DTMOS is low at data input output, the drain current is increased more than that of a conventional semiconductor device to deliver data at a higher speed.例文帳に追加

データの入出力を制御するＤＴＭＯＳのゲートとボディ領域とがワード線１６に接続されているため、データの入出力の際に、ＤＴＭＯＳのゲート電圧が低い場合でも、従来の半導体装置に比べドレイン電流値が増加し、データ伝達をより高速化できる。 - 特許庁

The AND gate 47 ANDs a signal e outputted from the OR gate 48 and the 10 kHz signal b for controlling the current passing through the solenoid 41 and outputted from a CPU 49, and outputs a resulting signal f to the gates of MOS transistors 42, 44.例文帳に追加

ＡＮＤゲート４７は、ＯＲゲート４８から出力される信号ｅと、ＣＰＵ４９から出力されるソレノイド４１に流れる電流を制御するための１０ｋＨｚの信号ｂとの論理積をとり、その結果の信号ｆをＭＯＳトランジスタ４２及び４４のゲートに出力する。 - 特許庁

A reference voltage generation circuit 21 comprises a series connection of a depletion type P-channel transistor 22 having a gate and a source connected together and an N-channel transistor 23 having a gate and a drain connected together, and the N-channel transistor 23 and the N-channel transistor 26 constitute a current mirror.例文帳に追加

基準電圧発生回路２１は、ゲートおよびソースが互いに接続されたデプレッション型Ｐチャネルトランジスター２２と、ゲートおよびドレインが互いに接続されたＮチャネルトランジスター２３とを直列接続してなるものであり、Ｎチャネルトランジスター２３とＮチャネルトランジスター２６はカレントミラーを構成する。 - 特許庁

Gate leak current can be decreased by tunnel magnetic resistance effect, because the magnetization direction of the ferromagnetic layer 6 in the gate electrode is fixed in substantially the reverse direction to each of the magnetization directions of the first ferromagnetic electrode 3 and the second ferromagnetic electrode 4.例文帳に追加

ゲート電極の強磁性体層６の磁化方向が、第１強磁性体電極３及び第２強磁性体電極４のそれぞれの磁化方向と実質的に反対の方向に固定されているので、トンネル磁気抵抗効果によりゲート・リーク電流を低減化することができる。 - 特許庁

The reference voltage generating device 10 for semiconductor is characterized in that a depletion MOS transistor 12 has a smaller physical gate size than an enhancement MOS transistor 14 and the relation curve of the drain current and gate voltage is substantially in a logarithmic area.例文帳に追加

ディプレッションＭＯＳトランジスタ１２の物理的ゲートサイズがエンハンスメントＭＯＳトランジスタ１４の物理的ゲートサイズよりも小さく、且つドレイン電流−ゲート電圧の関係曲線が実質的に対数領域にあることを特徴とする半導体用基準電圧発生装置１０。 - 特許庁

Thickness of a gate insulating film is differentiated between a circuit attaching importance to the operating speed and a circuit attaching importance to the gate insulation breakdown voltage, or an LDD region forming position is differentiated between a circuit attaching importance to the hot carrier countermeasure and a circuit attaching importance to the off current countermeasure.例文帳に追加

動作速度を重視する回路とゲート絶縁耐圧を重視する回路とでゲート絶縁膜の厚さを異ならせたり、ホットキャリア対策を重視する薄膜トランジスタとオフ電流対策を重視する薄膜トランジスタとでＬＤＤ領域の形成位置を異ならせる。 - 特許庁

The transistor for driving T2 has a channel area CH arranged between a pair of current ends, a gate electrode G superposed on the channel area CH through an insulating film 51, so as to be a control end, and a shield 54 larger than the gate electrode G and shielding the channel area CH from light.例文帳に追加

駆動用トランジスタＴ２は、一対の電流端の間に配されたチャネル領域ＣＨと、絶縁膜５１を介してチャネル領域ＣＨに重なって制御端となるゲート電極Ｇと、ゲート電極Ｇより大きくチャネル領域ＣＨを遮光するシールド５４とを有する。 - 特許庁

Due to such a structure, the second thin-film transistor 15 suppresses the quantity of current, and further reduces the probability of shortcircuiting between the source/drain electrode 19 and the gate electrode 21 than that between the source/drain electrode 20 and the gate electrode 21.例文帳に追加

かかる構成により第２薄膜トランジスタ１５は、電流量の減少を抑制しつつ、ソース／ドレイン電極１９とゲート電極２１との間における短絡発生確率を、ソース／ドレイン電極２０とゲート電極２１との間における短絡発生確率よりも低減している。 - 特許庁

To provide a semiconductor device which is reduced in the degradation of a circuit operation speed by suppressing short-channel effect, reducing current leakage between the gate and the drain, and reducing the parasitic capacitance due to gate overlap, in a semiconductor device which includes an NMOS transistor and a PMOS transistor.例文帳に追加

ＮＭＯＳトランジスタおよびＰＭＯＳトランジスタを有する半導体装置において、ショートチャネル効果を抑制するとともに、ゲート−ドレイン間での電流リークを低減し、また、ゲートオーバーラップに起因する寄生容量を低減して、回路動作速度の低下を低減した半導体装置を提供する。 - 特許庁

The anode of the photodiode PD and the gate of the transistor T1 are separated in terms of direct current by the capacitor C1, so a reverse bias voltage of the photodiode PD is set with the resistance value of a resistance R2 connected to the source of the transistor T1 irrelevantly to the gate voltage of the transistor T1.例文帳に追加

フォトダイオードＰＤのアノードとトランジスタＴ１のゲートはコンデンサＣ１により直流的に分離されているため、フォトダイオードＰＤの逆バイアス電圧は、トランジスタＴ１のゲート電圧に関わらず、トランジスタＴ１のソースに接続した抵抗Ｒ２の抵抗値により設定される。 - 特許庁

To provide a highly reliable thin-film transistor which reduces leak current due to a failure of a gate insulation film or the like or short-circuiting when the gate insulation film is formed from a solution, and to provide a manufacturing method thereof, a thin-film transistor array, and an image display.例文帳に追加

ゲート絶縁膜を溶液から形成する場合において、ゲート絶縁膜の欠陥などに起因するリーク電流やショートの発生を低減することができ、信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供すること。 - 特許庁

By turning on the MOSFET15, a dropper 17 supplies a charging current to a gate input capacitor of a MOSFET12 through the MOSFET15, a high-speed diode 14 and a resistor 13, which makes the gate-source voltage of the MOSFET2 slightly higher than a threshold VTH of the MOSFET2 and turns it on.例文帳に追加

MOSFET１５がONする事により、ドロッパ１７よりMOSFET１５、高速ダイオード１４、抵抗１３を通してMOSFET２のゲート・ソース間容量に充電電流が供給されMOSFET２のゲート・ソース間電圧はMOSFET２のしきい値電圧VTHを若干上回る電圧に設定された電圧となり、MOSFET２はONする。 - 特許庁

To solve a problem that the capacitive voltage conversion sensitivity of capacitive voltage conversion circuits is dispersed for each JFET by the dispersion of the drain current and a good angular velocity signal is not obtained in a source follower circuit connected with gate resistors between gate sources via JFETs.例文帳に追加

容量電圧変換回路を、ＪＦＥＴ２１，３１を用いてゲート・ソース間にゲート抵抗２１ｄ，３１ｄを接続した構成のソースホロア回路では、ドレイン電流のバラ付きにより容量電圧変換感度がＪＦＥＴ毎にバラ付き、良好な角速度信号が得られない。 - 特許庁

As a result, while the controllability of a gate electrode relative to the electric potential in a channel region is kept well, the intensity of electric field generated in the gate insulating film is relaxed, resulting in realizing a micro semiconductor device of high performance and reliability which has a high current driving performance.例文帳に追加

それ故、チャネル領域の電位に対するゲート電極の制御性は良好に保たれたままでゲート絶縁膜中に生ずる電場強度の緩和が図られ、その結果として高電流駆動能力且つ高信頼性の高性能微細半導体装置を実現する。 - 特許庁

To provide a semiconductor device that suppresses a drop in On-state current of a transistor while having a gate electrode that prevents the occurrence of depletion effects and suppresses oxidation in a manufacturing process, corrosion due to chemicals, and contamination of a heat treatment device due to metals contained in the gate electrode, and its manufacturing method.例文帳に追加

空乏化を生じず、また、製造工程における酸化、薬液による腐食、含有する金属による熱処理装置の汚染を抑えることのできるゲート電極を有し、且つトランジスタのオン電流の低下を抑えることのできる半導体装置およびその製造方法を提供する。 - 特許庁

Thus, the gate potential of the driving transistor drops to thereby surely put the driving transistor in the non-conducting state, so that when the gate electrode of the driving transistor is electrically separated from a signal line to enter the floating state, current leakage of the driving transistor can be restrained.例文帳に追加

これにより、駆動トランジスタのゲート電位が下がることによって当該駆動トランジスタが確実に非導通状態となるために、駆動トランジスタのゲート電極が信号線から電気的に切り離され、フローティング状態になったときに、駆動トランジスタの電流リークの発生を抑えることができる。 - 特許庁

After the gate voltage of a transistor Q1 is controlled so as to limit the drain current to about 0.9 A or smaller for a predetermined time, starting from the time point that the output voltage of the output control terminal OP becomes the ON control voltage, the gate voltage which becomes a state where the transistor Q1 completely becomes ON, is held.例文帳に追加

出力制御端子ＯＰの出力電圧がＯＮ制御電圧になった時点から一定時間、約０．９Ａ以下にドレイン電流を制限する如くトランジスタＱ１のゲート電圧が制御された後、トランジスタＱ１が完全にＯＮ状態になるゲート電圧が保持される。 - 特許庁

The nonvolatile memory element 313 has diffusion layer regions 35 and 36, a gate electrode 15 and memory function parts 25 and 26, and the quantity of current between the diffusion layer regions 35 and 36 is varied when a voltage is applied to the gate electrode 15 depending on the quantity of charges being held in the memory function parts 25 and 26.例文帳に追加

不揮発性メモリ素子３１３は、拡散層領域３５，３６、ゲート電極１５、メモリ機能部２５，２６を備え、メモリ機能部２５，２６が保持する電荷の多寡により、ゲート電極１５に電圧を印加した際の拡散層領域３５，３６間の電流量を変化させる。 - 特許庁

A bias power supply 5 as a gate bias generating means is connected between the source Sp and the gate Gp of a P channel MOS transistor 1 of a CMOS type circuit through a bias resistor Rb, and the bias power supply 5 at this time is a direct current voltage source of (VTP+αp(≥βp))≤power supply voltage VDD.例文帳に追加

ＣＭＯＳ型回路のＰチャンネルＭＯＳトランジスタ１のソースＳｐ・ゲートＧｐ間にゲートバイアス発生手段としてのバイアス電源５をバイアス抵抗Ｒｂを介して接続し、このときのバイアス電源５を、（ＶＴＰ＋αｐ（≧βｐ））≦電源電圧ＶＤＤの直流電圧源とした。 - 特許庁

In this amplifier, an emitter of a bipolar transistor Q1, a gate and drain of an NMOS transistor Q2, and a gate of an NMOS transistor Q3 are connected, and a source of Q2 and a source of Q3 are connected to a grounding terminal 3, and a current mirror circuit is formed of Q2 and Q3.例文帳に追加

増幅器において、バイポーラトランジスタＱ１のエミッタと、ＮＭＯＳトランジスタＱ２のゲートおよびドレインと、ＮＭＯＳトランジスタＱ３のゲートとが接続され、Ｑ２のソースとＱ３のソースとが接地端子３に接続され、Ｑ２とＱ３とでカレントミラー回路が構成される。 - 特許庁

The reference circuit is provided with a second input transistor subjected to cascade connection, a second cascode transistor and a second transistor for bias current control, and is connected to the tuning amplifier circuit in parallel, wherein the gate of the second cascode transistor is connected to the gate of the first cascode transistor.例文帳に追加

参照回路は、従属接続される第２の入力トランジスタ、第２のカスコードトランジスタおよび第２のバイアス電流制御用トランジスタを備え、第２のカスコードトランジスタのゲートが第１のカスコードトランジスタのゲートに接続され、同調増幅回路と並列に接続される。 - 特許庁

To improve the characteristic of a leakage current of stored electrode junction by forming a gate on the upper part of an Si epitaxial layer having a level difference to increase the effective length of a gate channel, and by forming an oxide film only on the interface between an Si epitaxial layer of a lower part of a bit line contact and a semiconductor substrate.例文帳に追加

段差のあるＳｉエピタキシャル層の上部にゲートを形成してゲートチャンネルの有効長さを増加させ、ビットラインコンタクトの下部のＳｉエピタキシャル層と半導体基板の界面にのみ酸化膜を形成することにより、格納電極接合の漏洩電流の特性を改善する。 - 特許庁

When a gate voltage voltage Vge exceeds the boundary voltage value Vbor, since the 1st switching transistor Tr1 is turned on and the 2nd switching transistor Tr2 is turned off, the base voltage of the gate control transistor Tr3 becomes equal to the voltage drop amount corresponding to those of current detection resistor R1 and R2.例文帳に追加

一方、ゲート電圧Ｖgeが境界値Ｖbor を超えたときは、第一切替トランジスタＴｒ１がオンすると共に第二切替トランジスタＴｒ２がオフするため、ゲート制御トランジスタＴｒ３のベース電圧は２つの電流検出抵抗Ｒ１，Ｒ２による電圧降下分となる。 - 特許庁

In the equivalent circuit model of a field effect transistor used for a power converting circuit, the capacitance Cgs between the gate and the source, the capacitance Cgd between the gate and the drain, and the channel current source Ich are extracted from the switching waveform in the inductive load of the field effect transistor.例文帳に追加

電力変換回路に用いられる電界効果型トランジスタの等価回路モデルにおいて、ゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄ、及びチャネル電流源Ｉｃｈを、電界効果型トランジスタの誘導性負荷におけるスイッチング波形から抽出する。 - 特許庁

The gate-off voltage generator increases the gate-off voltage applied to the switching element to a voltage, obtained by adding an offset voltage having a specified level to increase the amount of a current flowing between the output terminal and the input terminal of the switching element.例文帳に追加

前記ゲートオフ電圧生成部は、駆動電源が遮断される時、前記スイッチング素子に印加される前記ゲートオフ電圧を所定の大きさのオフセット電圧が加えられた電圧に高くし、スイッチング素子の出力端子と入力端子との間に流れる電流量を増加させる。 - 特許庁

To provide a semiconductor device maintaining a current-driving capability and preventing the short channel effect by activating the impurities of a gate electrode in a FET for logic element without spoiling the quality of a gate insulator film in a FET for memory element and a method of manufacturing it.例文帳に追加

メモリ素子用ＦＥＴにおけるゲート絶縁膜の膜質を損なうことなく、ロジック素子用ＦＥＴにおけるゲート電極の不純物が活性化されることにより電流駆動能力が維持され、かつ短チャネル効果が防止された半導体装置およびその製造方法を提供する。 - 特許庁

To provide a semiconductor device, capable of allowing a longitudinal direction electric current to easily flow by eliminating trouble caused by the concentration of impurities in a channel-forming region, at the edge of a source region concerning a trench gate and a planar gate, and to provide a method for manufacturing the semiconductor device.例文帳に追加

新規な構成にてトレンチゲート部とプレーナゲート部におけるソース領域のエッジでのチャネル形成領域の不純物濃度に起因する不具合を解消して縦方向の電流を流しやすい半導体装置および半導体装置の製造方法を提供する。 - 特許庁

To provide a flux gate sensor element incorporating a ring unit that can certainly prevent reduction of the sensor sensitivity, and a penetration type current sensor that reduces the influence of an introduction position of measured conductor and the influence of an external magnetic field by incorporating the flux gate sensor element and eliminates output of an offset signal.例文帳に追加

センサ感度の低下を確実に阻止することができるリングユニットを組み込んだフラックスゲートセンサ素子と、該フラックスゲートセンサ素子を組み込んで被測定導体の導入位置の影響や外部磁界の影響を少なくし、かつ、オフセット信号の出力をなくした貫通型電流センサとの提供。 - 特許庁

To solve the problem in a conventional level shift circuit such as that it reaches the breaking point of an element by an overcurrent when high voltage is applied between the gate and source, in condition that the voltage of several hundred V is applied from the source to the drain since the current sink capacity of the high breakdown strength element depends upon the voltage Vgs applied between the gate and source.例文帳に追加

高耐圧素子の電流シンク能力は、ゲート〜ソース間に印加される電圧Ｖgsに依存するため、数１００Ｖの電圧がドレインからソース間に印加されている状態で、ゲート〜ソース間に、高い電圧が印加されると、過大電流により素子破壊に至る。 - 特許庁

When PMOS transistors P1, P2 are in ON, OFF states, the storage terminal Na can be kept at a 'H' state by the PMOS P1, and the storage terminal Nb can be kept logically at a 'L' state by a gate leak current flowing from a gate of the NMOS transistor N2 to a semiconductor substrate.例文帳に追加

ＰＭＯＳトランジスタＰ１，Ｐ２がＯＮ，ＯＦＦ状態の場合、記憶端子ＮａはＰＭＯＳトランジスタＰ１によって“Ｈ”の状態に、記憶端子ＮｂはＮＭＯＳトランジスタＮ２のゲートから半導体基板に抜けるゲートリーク電流によって論理的に“Ｌ”の状態を保つことができる。 - 特許庁

In a driving period Pdrv, the electrooptical element 1 is driven by supplying the driving current Idr corresponding to the voltage set in the write period Pwrt to the gate G0, and the transistor T1 is turned off to electrically disconnect the gate G0 and capacity element C1 from each other.例文帳に追加

駆動期間Ｐdrvにおいては、ゲートＧ0に書込期間Ｐwrtにて設定された電圧に応じた駆動電流Ｉdrの供給によって電気光学素子１１が駆動されるとともに、トランジスタＴ1がオフ状態とされてゲートＧ0と容量素子Ｃ1とが電気的に切り離される。 - 特許庁

Minimizing the film thickness of the thin film SOI layer 130 minimizes the leakage current, and a channel formed in the thin film SOI layer 130 under the gate 150a is completely covered by the gate 150a and the conductive film 150b to improve operating characteristics.例文帳に追加

薄膜ＳＯＩ層１３０の膜厚を最小化させて漏れ電流が最小化し、かつ、ゲート１５０ａの下の薄膜ＳＯＩ層１３０内に形成されるチャンネルがゲート１５０ａ及び導電膜１５０ｂにより完全に覆われた構造であるため、動作特性が改善される。 - 特許庁