「gate-current」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

Since no drain current flows before the adjustment, the current of the amplifier field effect transistors 1, 2 is measured respectively based on a difference between the drain currents before and after the adjustment by adjusting the amplifier field effect transistors 1, 2 sequentially, the gate voltage is adjusted.例文帳に追加

調整前には、ドレイン電流が流れない状態にあるので、増幅用電界効果トランジスタ１、２を順番に調整していけば、調整前後のドレイン電流の差より、それぞれの増幅用電界効果トランジスタ１、２の電流の測定ができ、ゲート電圧の調整が可能になる。 - 特許庁

This overcurrent detecting circuit has a power MOSFET1 whose source region is divided into a main source part and a sub-source part, plural negative-feedback control circuits 11, 12 by which a negative-feedback control of a gate voltage of the power MOSFET1 is performed corresponding to a current flowing through a load 10, and a constant-current source 2.例文帳に追加

本発明の過電流検出回路は、ソース領域が主ソース部とサブソース部に分割されたパワーMOSFET１と、パワーMOSFET１のゲート電圧を負荷１０に流れる電流に応じて負帰還制御する複数の負帰還制御回路１１，１２と、定電流源２とを有する。 - 特許庁

The drain potential constantly shows the same value before and after termination of voltage precharge by simultaneously executing current precharge even in the voltage precharge period and making drain voltage of a current source transistor 241 identical to precharge voltage and by loss of potential change, oscillation of the common gate potential is suppressed.例文帳に追加

電圧プリチャージ期間でも電流プリチャージを同時に実施し、電流源トランジスタ２４１のドレイン電圧をプリチャージ電圧と同一にすることで、電圧プリチャージ終了前後でドレイン電位は常に同一値となり電位変化がなくなったことで共通ゲート線電位の揺れを押さえた。 - 特許庁

This ferroelectric memory device includes a memory cell having a switching transistor having a ferroelectric capacitor, a gate connected to a word line, a first current electrode connected to a bit line, and a second current electrode connected to a plate line through the ferroelectric capacitor.例文帳に追加

強誘電体メモリ装置は強誘電体キャパシタ、ワードラインに連結されるゲート、ビットラインに連結される第１電流電極、及び前記強誘電体キャパシタを通じてプレートラインに連結された第２電流電極を有するスイッチングトランジスタを有するメモリセルを含む。 - 特許庁

Thus, a drive current supplied from the anode terminal of the thyristor d1 in an ON state becomes currents Ik2 and Ik1 flowing to the collector of an NPN transistor 62 and the side of the collector of a PNP transistor 61 and a current Ig reaching the ground from the gate terminal through the buffer circuit 101 is not generated.例文帳に追加

これにより、オン状態にあるサイリスタｄ１のアノード端子から供給される駆動電流は、ＮＰＮトランジスタ６２のコレクタやＰＮＰトランジスタ６１のコレクタ側に流れる電流Ｉｋ２、Ｉｋ１となって、ゲート端子からバッファ回路１０１を介してグランドへ至る電流Ｉｇは生じない。 - 特許庁

When voltage between both ends of the current detecting resistances 9, 10 increases in a state of providing the gates of the IGBT elements 6, 7 with a driving signal, the gate voltage level of the IGBT elements 6, 7 is lowered to limit an electric current flowing to the emitters from the collectors of the IGBT elements 6, 7.例文帳に追加

ＩＧＢＴ素子６，７のゲートに駆動信号が与えられている状態で、電流検出抵抗９，１０の両端間電圧が増加すると、ＩＧＢＴ素子６，７のゲート電圧レベルを下げ、ＩＧＢＴ素子６，７のコレクタからエミッタを流れる電流を制限する。 - 特許庁

To solve the problem of a risk of flowing of an excessive current flow to a Zener diode 58, when restricting a voltage applied to the gate of a power switching element S almost to the breakdown voltage of the Zener diode 58 so as to limit a current flowing through the power switching element S to exceed a predetermined value.例文帳に追加

パワースイッチング素子Ｓを流れる電流が規定値以上となることで、この電流を制限すべくパワースイッチング素子Ｓのゲートに印加される電圧をツェナーダイオード５８のブレークダウン電圧程度に規制するに際し、ツェナーダイオード５８に過度の電流が流れるおそれがあること。 - 特許庁

If a gate voltage of an IGBT 110d is higher than a mirror voltage Vm at an end time t4 of a normal mirror period Tm, a control circuit determines that a current controlling FET 121a has short-circuited or a current detecting resistance 121b has short-circuited.例文帳に追加

制御回路は、正常時のミラー期間Ｔｍの終了時ｔ４におけるＩＧＢＴ１１０ｄのゲート電圧がミラー電圧Ｖｍより高い場合、電流制御用ＦＥＴ１２１ａのショート故障、又は、電流検出用抵抗１２１ｂのショート故障が発生していると判断する。 - 特許庁

To prevent the insulation of an input gate in an internal circuit from being destroyed by a voltage drop of a ground line caused by a surge current in an LSI adopting a ground line separation technology and a plurality of power sources thereto.例文帳に追加

接地線分離技術および複数電源を採用したＬＳＩにおいて、サージ電流による接地線の電圧降下に起因する内部回路の入力ゲートの絶縁破壊を防止する。 - 特許庁

To provide a power semiconductor device which protects a semiconductor switching element from breakage by enabling high-speed turn-on/turn-off, and lighten gate power, and removing misturning-on, in large-current and high- voltage pulse drive.例文帳に追加

大電流・高電圧のパルス駆動において、高速のターンオン・ターンオフができ、ゲートパワーを軽減し、ミスターンオンをなくし、半導体スイッチング素子を破壊から保護するパワー半導体装置を提供する。 - 特許庁

By adding an output impedance 14 to an output drive buffer 6 for suppressing the spike-like current, a rise or a fall in a gate control signal va0 of the drive MOS transistor 3 becomes moderate.例文帳に追加

スパイク状の電流を抑えるために出力駆動バッファ６に出力インピーダンス１４を付加することで、駆動MOSトランジスタ３のゲート制御信号va0の立ち上がり、立ち下がりを緩やかにする。 - 特許庁

The gate line drive unit 35 has a dynamic type shift register 100, drive circuits 102, 104, and a leakage current compensation circuit 106 that are composed of the same-conductivity-type field effect transistor.例文帳に追加

ゲート線駆動ユニット３５は、同一導電型の電界効果トランジスタで構成された、ダイナミック型のシフトレジスタ１００、駆動回路１０２，１０４およびリーク電流補償回路１０６を有する。 - 特許庁

To monitor an actual switching state of an IGBT (bipolar transistor with isolated gate electrode) in a main current circuit (collector-emitter).例文帳に追加

主電流回路（コレクタ−エミッタ）内でＩＧＢＴの実際の切り換え状態を監視できるＩＧＢＴの切り換え状態監視のための方法、ならびに該方法をきわめて簡単に実施できる装置を提供する。 - 特許庁

The gate of the driving transistor is connected to an erasing scan line and it can be selected whether or not to flow current by a potential of the erasing scan line.例文帳に追加

前記駆動用トランジスタのゲートを消去用の走査線に接続し、前記駆動用トランジスタは、前記消去用の走査線の電位により、電流を流せる状態、流せない状態に選択できる。 - 特許庁

In this way, since the back gate bias voltage applied to each of the MOSFET can be reduced, the pressurization efficiency is improved, and a high output current can be obtained.例文帳に追加

これにより、各ＭＯＳＦＥＴに印加されるバックゲートバイアス電圧を従来に比して小さくすることができるため、昇圧効率を大幅に向上させ、かつ高い出力電流を得ることが可能になる。 - 特許庁

The generation of a phenomenon can be prevented in which current leaks along the active layer 6 of the circumference of a gate electrode 18 between the source region 12 and the drain region 13 of the active layer 6 while detouring the channel region 11.例文帳に追加

活性層６のソース領域12とドレイン領域13との間でゲート電極18周辺の活性層６を伝ってチャネル領域11を迂回して電流がリークする現象の発生を防止できる。 - 特許庁

A transistor QNd is turned on, applied with gate voltage V_DD2 from the front stage circuit 24b to output a current responsive to the voltage V_LOW and Vgs=V_DD2-V_LOW to the output terminal Vout.例文帳に追加

また、トランジスタＱNdは前段回路２４ｂからゲート電圧Ｖ_ＤＤ２を印加されてオンし、出力端子Ｖoutに電圧Ｖ_ＬＯＷ、かつＶgs＝Ｖ_ＤＤ２−Ｖ_ＬＯＷに応じた電流を出力する。 - 特許庁

Thus, even if voltage of the search line SL connected to the gate is lowered, the ON current of the NMOS transistors N6 and N8 can be increased, so that the match line ML can be discharged at high speed.例文帳に追加

そのため、ゲートに接続されたサーチ線ＳＬを低電圧化しても、ＭＯＳトランジスタＮ６，Ｎ８のオン電流を大きくすることができ、マッチ線ＭＬを高速に放電することができる。 - 特許庁

When the input signal SIN is at e.g. logical 'H', the saturation current of the FET 22 flows to ground GND via the gate and the source of the FET 22 and also flows to a resistor 21.例文帳に追加

ここで、入力信号Ｓ_INが例えば“Ｈ”のとき、ＦＥＴ２２の飽和電流が該ＦＥＴ２２のゲート及びソースを介してグランドＧＮＤに流れるが、この飽和電流は抵抗２１にも流れる。 - 特許庁

Even if a try state buffer 12 becomes disabled, instability of pass-though current and gate level inside a test interface circuit 20 is prevented, by shifting a signal line of the main data bus 13 to the prescribed level.例文帳に追加

トライステートバッファ１２がディスエーブルとなっても、主データバス１３の信号ラインを所定レベルにシフトすることにより、テストインターフェイス回路２０の内部での貫通電流やゲートレベルの不定を回避する。 - 特許庁

As an image signal input to a pixel from a source signal line, a desired potential is applied to a gate of a diode-connected transistor for supplying the electric current to the display device.例文帳に追加

ソース信号線より画素に入力される映像信号は、表示素子に電流を供給するためのトランジスタをダイオード接続とし、当該ダイオード接続されたトランジスタのゲートに所望の電位が印加される。 - 特許庁

Thus, potential difference between the gate and the source is made lower than that of a threshold level, the FET 1 for power supply on the side of the upper stage is surely turned off and the through current is prevented.例文帳に追加

これにより、ゲート・ソース間の電位差をスレッシュレベルより低くすることが可能になり、上段側の給電用ＦＥＴ１を確実にオフすることができ、貫通電流の防止が図られる。 - 特許庁

In the display device, the gate electrodes of the switching transistor M5 of a previous pixel and the first and second transistors M3 and M4 of the current pixel are electrically coupled to one scan line for transferring the previous selection signal.例文帳に追加

直前選択信号を選択する１本の走査線には，直前画素のスイッチングトランジスタＭ５，第１及び第２トランジスタＭ３，Ｍ４のゲート電極がそれぞれ電気的に接続される。 - 特許庁

The direction of a current passing through the pixel sensor under reading is inverted to make a transistor for selecting a row play a role of a buffer with respect to a transistor having a gate connected to a node of the photo diode.例文帳に追加

読み出し中のピクセルセンサを通る電流方向の反転は、列を選択するトランジスタに、フォトダイオードのノードに接続されたゲートを有するトランジスタについてのバッファの役割をさせる。 - 特許庁

To provide a nonvolatile semiconductor storage device which has a high gate coupling ratio needed for writing/erasing using an FN current without causing characteristic defects due to short-channel effect.例文帳に追加

ショートチャネル効果による特性不良を引き起こすことなく、ＦＮ電流による書き込み消去動作に必要な高いゲートカップリング比をもつ不揮発性半導体記憶装置を提供することを課題とする。 - 特許庁

The capacitors C1 and C2 are connected thereafter in parallel and the voltage between the gate and source of the driving transistor M1 is regarded as a third voltage to transmit the driving current from the driving transistor M1 to a light emitting element.例文帳に追加

その後，キャパシタＣ１，Ｃ２を並列に連結して，駆動トランジスタＭ１のゲートとソースとの間の電圧を第３電圧とし，駆動トランジスタＭ１からの駆動電流を発光素子に伝達する。 - 特許庁

When a drive signal Sa1 changes from an L to an H level, a switching circuit 34 is turned on, and a gate current flows to a MOSFET 21 from a booster circuit through the switching circuit 34 and a resistor 30.例文帳に追加

駆動信号Ｓa1がＬレベルからＨレベルに変化すると、開閉回路３４がオンとなり、昇圧回路から開閉回路３４、抵抗３０を通してＭＯＳＦＥＴ２１にゲート電流が流れる。 - 特許庁

To provide a method for manufacturing an electrode substrate which can modify the defectvive withstand voltage of a transistor without deteriorating the current driving capability of the transistor even while the film thickness of a gate insulating film is made thin.例文帳に追加

ゲート絶縁膜の膜厚を薄くしながらもトランジスタの電流駆動能力を劣化することなく、耐圧不良を改善できる電極基板の製造方法を提供することを目的とする。 - 特許庁

When an ON-current flows in an output transistor QN1, a second transistor MN4a supplies a power source voltage supplied to a source of an output transistor QN1 to a back gate of a first transistor MN2.例文帳に追加

出力トランジスタＱＮ１にオン電流が流れている場合、第２トランジスタＭＮ４ａは、出力トランジスタＱＮ１のソースに供給された電源電圧を第１トランジスタＭＮ２のバックゲートに供給する。 - 特許庁

In addition, the leakage current is prevented by forming the semiconductor layer containing an active and ohmic contact layer in an island shape in the gate electrode 125 using the respective masks with data wiring, source, and drain electrode 132, 134.例文帳に追加

また、アクティブ及びオーミックコンタクト層を含む半導体層をデータ配線、ソース及びドレイン電極と別個のマスクを利用して島状にゲート電極内に形成することによって漏れ電流を防止する。 - 特許庁

A MOS transistor where static memory cells intersect each other to be coupled is configured so as to prevent substantial flowing of a current between a drain and a source even when voltages of a gate and the source are equal.例文帳に追加

スタティックメモリセルの交差結合されたＭＯＳトランジスタは、ゲートおよびソースのそれぞれの電圧が等しくてもドレインとソースとの間に実質的に電流が流れないように構成される。 - 特許庁

At this time, although a transistor Tr is in an off state, the current of the auxiliary coil N2 flows into a parasitic capacitance of the transistor Tr via a rectifier diode D3 to raise a gate potential of the transistor Tr.例文帳に追加

このとき、トランジスタＴｒはオフしているが、補助巻線Ｎ２の電流は整流ダイオードＤ３を介してトランジスタＴｒの寄生容量に流れ、トランジスタＴｒのゲート電位が持ち上がる。 - 特許庁

To provide a semiconductor device which has a three-dimensional capacitor structure and is designed for further microfabrication, and wherein the concentration of electric field or leakage of current is hard to occur at a corner of a gate electrode.例文帳に追加

立体的なキャパシタ構造を有するとともに、ゲート電極の角部付近において電界集中やリーク電流が生じ難く、かつ、微細化が図られた半導体装置を提供する。 - 特許庁

The driving transistor Trd receives the control voltage ΔVa at its gate G and supplies a driving current Ids flowing between its source S and drain D to a light emitting element EL, which is made to emit light.例文帳に追加

ドライブトランジスタＴｒｄはこの制御電圧ΔＶａをゲートＧに受けてソースＳ・ドレインＤ間に流れる駆動電流Ｉｄｓを発光素子ＥＬに供給して発光を行わせる。 - 特許庁

In a current mirror circuit 1, the drain and gate of a pMOS transistor 14 are short-circuited, and the gates of pMOS transistors 13 and 14 are connected to each other, and the both sources are connected to a power source VDD.例文帳に追加

カレントミラー回路１はｐＭＯＳトランジスタ１４のドレイン・ゲート間を短絡するとともに、ｐＭＯＳトランジスタ１３，１４のゲートどうしを接続してあり、ソースがともに電源Ｖ_DDに接続してある。 - 特許庁

With this setup, signals are transmitted at a high speed through the channel section, fine processing which is necessary in a method where a electric field is used can be dispensed with, a gate current is decreased, and a superconducting device of this design can be lessened in power consumption.例文帳に追加

こうして、チャネル部の信号伝達を高速で行い、電場を用いる方法に比べて微細加工を必要とせず、ゲート電流を低減して低消費電力化を可能にする。 - 特許庁

Meanwhile, a gate electrode 4b of a transistor Tr2 of high performance wherein a rapid and large driving current is required, is formed of a small grain diameter polycrystalline silicon layer of a small average crystal grain diameter.例文帳に追加

一方、高速かつ大きな駆動電流が要求される高性能なトランジスタＴｒ２のゲート電極４ｂは、平均結晶粒径が小さい小粒径多結晶シリコン層により形成されている。 - 特許庁

LDD areas 15a-15d of TFT 201 for switching formed in a pixel are formed so as not to overlap gate electrodes 19a, 19b, and structured placing importance on decrease in an off-current value.例文帳に追加

画素内に形成されるスイッチング用ＴＦＴ２０１のＬＤＤ領域１５a〜１５dは、ゲート電極１９a、１９bに重ならないように形成され、オフ電流値の低減に重点をおいた構造となっている。 - 特許庁

To provide a method for manufacturing a semiconductor device having a pMOS transistor and an nMOS transistor on the same substrate, wherein depletioning of a gate electrode is suppressed to obtain a sufficient on-current.例文帳に追加

ｐＭＯＳトランジスタとｎＭＯＳトランジスタを同一基板上に有する半導体装置の製造方法に関し、ゲート電極の空乏化を抑えて充分なオン電流を得ることことを目的とする。 - 特許庁

The leakage current of the capacitor is compensated for effectively, and a signal synthesizer can be mounted, by using a capacitor having a thinner oxide film gate, so that size of the capacitor is reduced.例文帳に追加

コンデンサの漏れ電流を有効に補償することで、酸化膜ゲートの厚さがより薄いコンデンサを使用して本発明による信号シンセサイザを実装することができ、コンデンサのサイズが縮小される。 - 特許庁

To provide a semiconductor device having a wiring structure suited for preventing the deterioration of a gate insulation film and the generation of a leak current caused leeg electric charges in the etching steps of metal wiring layers.例文帳に追加

メタル配線層のエッチング工程における電荷チャージに起因するゲート絶縁膜の劣化及びリーク電流の発生を防止するのに適した配線構造を有する半導体装置を提供する。 - 特許庁

To provide a GaN transistor comprising a gate electrode which is a semiconductor device of vertical structure for large current application with high breakdown voltage, using a nitride semiconductor excellent in electric characteristics.例文帳に追加

電気的特性に優れたナイトライド系半導体を用いて、高耐圧で大電流動作が可能な縦型構造の半導体装置であるゲート電極を備えたＧaＮ系トランジスタを提供する。 - 特許庁

By generating a control gate voltage at the time of read or verify read in this voltage generating circuit, the fluctuation of a memory cell current caused by the temperature can be always eliminated irrespectively to read time.例文帳に追加

この電圧発生回路でリード時やベリファイリード時の制御ゲート電圧を生成することにより、様々な読み出し時間に対して常にメモリセル電流の温度による変化を無くすことができる。 - 特許庁

An absolute value of the level of voltage generated by a selection transistor gate voltage generation part can be made small, the current consumption can be reduced, and a layout area of the voltage generation part can be reduced.例文帳に追加

選択トランジスタゲート電圧発生部の発生電圧レベルの絶対値を小さくすることができ、消費電流を低減でき、また電圧発生部のレイアウト面積を低減することができる。 - 特許庁

In the detection period, the correcting means blocks the energization for sensing a potential difference between a source S and a gate G of the drive transistor Tr2 while a transient current Iref flows in the drive transistor Tr2.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁