「gate-current」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

The semiconductor switching element driving circuit is provided with an overcurrent limiting circuit 10 which reduces instantaneously the voltage of a gate terminal 4a when a collector current Ic becomes larger than i1, and an overcurrent protection circuit 20 which first reduces the collector current Ic at a first incline when it becomes larger than i2 and then reduces the collector current Ic at a second steep incline when it becomes smaller than i3.例文帳に追加

コレクタ電流Ｉｃがｉ１より大きくなると、ゲート端子４ａの電圧を瞬時に低減させる過電流制限回路１０と、コレクタ電流Ｉｃがｉ２より大きくなると、まず、コレクタ電流Ｉｃを第１の傾きで低下させ、その後、コレクタ電流Ｉｃがｉ３より小さくなると急な第２の傾きで低下させる過電流保護回路２０とを備える。 - 特許庁

During the detection period, the correction means discontinues the energization and detects the difference in the electric potentials caused between the source S and the gate G of the drive transistor Tr2 while a transient current Iref is flowing in the drive transistor Tr2.例文帳に追加

検出期間で、補正手段は該通電を遮断しドライブトランジスタＴｒ２に過渡電流Ｉｒｅｆが流れている間に、ドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

An armature 36 for an outlet side gate valve 3 has a throttle groove 36b provided near a suction face 36a in proximity to a valve body 31 so that part of a magnetic flux bypasses the suction face 36a during carrying a current.例文帳に追加

アウト側ゲート弁３のアマチュア３６において、バルブボディ３１と近接した吸引面３６ａの近傍位置に、通電時に磁束の一部が吸引面３６ａを迂回して飛ぶように、絞り溝３６ｂを設けた。 - 特許庁

A gate voltage of a transistor T3 which is diode-connected is set to an offset voltage (Vdd-Vth) corresponding to its own threshold voltage Vth in an electrically isolated state between a variable current source 4a and the transistor T3.例文帳に追加

可変電流源４ａとトランジスタＴ3とが電気的に分離されている状態において、ダイオード接続されたトランジスタＴ3のゲート電圧を、自己のしきい値電圧Ｖthに応じたオフセット電圧（Ｖdd−Ｖth）に設定する。 - 特許庁

When no signal for driving the thin-film transistor is given to the gate electrode 1, an external power supply 9 allows current to flow to the terminals 5 and 6 for conduction, and can thermally recovers the aging of the thin-film transistor.例文帳に追加

外部電源９が、ゲート電極１に薄膜トランジスタ駆動用信号が与えられていない時、二つの通電用端子５、６に電流を通じ、薄膜トランジスタの経時変化を熱的に回復できる。 - 特許庁

A gate of the transistor group is connected to a gradation voltage selection data line to be inputted in a ROM decoder 9a and constituted so as to cut the penetration current to the transistor group and buffer B other than selected gradation.例文帳に追加

トランジスタ群のゲートは、ＲＯＭデコーダ９ａに入力される階調電圧選択データ線に接続され、選択する階調以外のトランジスタ群及びバッファＢへの貫通電流をカットできる構成としている。 - 特許庁

The MOS transistor, with the threshold voltage whose absolute value is small between the MOS transistors with two types of thresholds further, has a characteristic that a subthreshold current is made to flow, when voltage between the gate and the source is set to 0 V.例文帳に追加

更に、前記２種類のしきい値のＭＯＳトランジスタのうち絶対値の小さなしきい値電圧のＭＯＳトランジスタはゲート・ソース間電圧を０Ｖとしたときにサブスレショルド電流の流れる特性を持つものとする。 - 特許庁

The main current path (drain-source or collector-emitter) of a transistor 12 for clamping voltage is connected in series with the output terminal 9 of the driving IC 1, and a specified voltage is applied to the control electrode (gate or base).例文帳に追加

駆動用ＩＣ１の出力端子９に、電圧クランプ用トランジスタ１２の主電流路（ドレイン−ソース又はコレクタ−エミッタ）を直列接続し、その制御電極（ゲート又はベース）に所定電圧を印加する。 - 特許庁

When the control circuit 20 turns the switch SW on, a predetermined quantity of electric charges are accumulated in the photodiode PD so that an initialization gate voltage Vres necessary for supplying the initialization current Ires to the transistor M1 is obtained.例文帳に追加

制御回路２０がスイッチＳＷをＯＮにすると、トランジスタＭ１に初期化電流Ｉresを流すために必要な初期化ゲート電圧Ｖresが得られるように、フォトダイオードＰＤに所定量の電荷蓄積が行われる。 - 特許庁

On the contrary, when a cell leak current is large, as few electrons are left in a floating gate, an electric field is not excessively generated in a tunnel insulation film even if erasure voltage is made higher, erasure speed can be increased.例文帳に追加

逆に，セルリーク電流が大きい時は，フローティングゲート中には少数の電子しか残っていないので，消去電圧を高くしてもトンネル絶縁膜に課題に電界が発生せず，消去の高速化が可能になる。 - 特許庁

LDD regions for a switching TFT 4802 and an erasing TFT 4807 are so formed as not to be superposed on gate electrodes and has a structure of giving a priority to the reduction of an off current value.例文帳に追加

スイッチング用ＴＦＴ４８０２及び消去用ＴＦＴ４８０７のＬＤＤ領域は、ゲート電極に重ならないように形成されており、オフ電流値の低減に重点を置いた構造となっている。 - 特許庁

After the metal fuse 12 is blown, the diode 20 regulates the current flow, and the potential at the input of the inverter gate 18 is made to hold at H-level, no matter what the test fuse terminal 14 level may be.例文帳に追加

メタルヒューズ１２の切断後には、ダイオード２０によって電流の通電が規制されるので、テストヒューズ端子１４がどのようなレベルであってもインバータゲート１８の入力端子側の電位がＨレベルに維持される。 - 特許庁

The write head 12W records a high frequency alternate current signal pattern to the write splice portion on the disk medium 11 responding to the output timing of a write gate WG and then records the write data headed by a preamble ring.例文帳に追加

ライトヘッド１２Ｗは、ライトゲートＷＧの出力タイミングに応じて、ディスク媒体１１上のライトスプライス部分に、高周波の交流信号パターンを記録し、その後にプリアンブル輪を先頭とするライトデータを記録する。 - 特許庁

When a certain bias voltage is applied between a source 1 and a drain 2, and a gate voltage is varied, a current flowing between the source 1 and the drain 2 varies in a discrete manner in accordance with electrostatic energy levels quantized in an island electrode 3.例文帳に追加

ソース１・ドレイン２間にあるバイアス電圧を与えてゲート電圧を変化させると、島電極３内で量子化された静電エネルギー準位に従って、ソース１・ドレイン２間で離散的に電流が流れる。 - 特許庁

It may be enough therefor to appropriately select an element dimension or impurity concentration of the input MOS transistor and to use a range of superlinearly increasing the the channel current with respect to increase of the gate-source voltage.例文帳に追加

そのためには、入力用ＭＯＳトランジスタの素子寸法や不純物濃度等を適切に選択し、そのゲート−ソース間電圧の上昇に対しチャネル電流がスーパーリニアに増加する範囲を用いればよい。 - 特許庁

The gate voltage of the semiconductor interrupter 12 is decreased abruptly toward a threshold voltage V_1 at which the semiconductor interrupter 12 starts interruption so that the current of the semiconductor interrupter 12 can be interrupted quickly.例文帳に追加

半導体遮断器１２が電流を素早く遮断することができるように、半導体遮断器１２のゲート電圧を、半導体遮断器１２が遮断を開始する閾値電圧Ｖ_１に向けて急激に減少させていく。 - 特許庁

The drain voltages of pair transistors N1 and N2 composing a current mirror circuit are respectively inputted to the differential input terminals of an operational amplifier OPA1, and the output voltage of the operational amplifier OPA1. is impressed to the gate of a transistor N3.例文帳に追加

カレントミラー回路を構成するペアトランジスタＮ１とＮ２のドレイン電圧をオペアンプＯＰＡ１の差動入力端子にそれぞれ入力し、オペアンプＯＰＡ１の出力電圧をトランジスタＮ３のゲートに印加する。 - 特許庁

To provide a semiconductor device wherein a leakage current between source and drain electrodes is suppressed low under the gate-off condition while obtaining the characteristics of a normally-off type semiconductor device and the concentration of a two-dimensional carrier gas and its mobility can be enhanced.例文帳に追加

ゲートオフ時におけるソース・ドレイン電極間のリーク電流を低く抑制しつつノーマリーオフ型の特性を得ると共に、２次元キャリアガスの濃度とその移動度を高めることのできる半導体装置を提供する。 - 特許庁

In a data writing operation, a current is applied to a channel of the FET 22 to generate hot electrons in the vicinity of a drain region, and the hot electrons are implanted into the FG by applying a positive voltage to a control gate electrode (CG).例文帳に追加

データ書き込み動作時には、ＦＥＴ２２のチャネルに電流を流し、ドレイン領域近傍にてホットエレクトロンを発生させ、これを制御ゲート電極（ＣＧ）に正電圧を印加してＦＧに注入させる。 - 特許庁

Either the potential level of binary potential values of a video signal which is given to a gate of a transistor for controlling current flowing to a light emitting element, and the potential level of a power line are made different from each other on a corresponding color basis.例文帳に追加

発光素子に流れる電流を制御するトランジスタのゲートに与えられるビデオ信号の２値の電位のうちのいずれか一方の電位の高さと、電源線の電位の高さとを、対応する色毎に異ならせる。 - 特許庁

Moreover, a load transistor 614 supplies a load current kept to be constant to the vertical signal line 501 or 502, since the gate voltage becomes constant by the constant holding voltage held in the holding capacitor 613.例文帳に追加

また、負荷トランジスタ６１４は、保持容量６１３に保持された一定の保持電圧によりそのゲート電圧が一定となるため、一定に維持された負荷電流を垂直信号線５０１または５０２に供給する。 - 特許庁

When a rated voltage or higher is applied to a signal line 80 connected from the output side of a control board, a reverse bias is applied between the gate and the source; and a current flow between the drain and the source is cut off.例文帳に追加

制御ボードの出力側から繋がる信号線８０に、定格以上の電圧が印加される場合、ゲート及びソース間に逆バイアスがかかり、ドレイン及びソース間の電流の流れが遮断される。 - 特許庁

An AND gate 7 outputs a clock signal to an analog-to-digital converter 8, only while the flip-flop 6 is set, and the alalog-to-digital converter 8 converts a current signal to a digital signal, and outputs it to a memory circuit 9.例文帳に追加

ＡＮＤゲート７は、フリップフロップ６がセットされている間のみ、クロック信号をＡＤ変換器８に出力し、ＡＤ変換器８は、電流信号をデジタル信号に変換して、記憶回路９に出力する。 - 特許庁

After application of an igniting high voltage Vd on an ignition plug 9 for generating spark discharge, the closed loop circuit 25 is closed with the gate signal Vb of the thyristor 23 as H, and then, a current Ib is passed through the closed loop circuit 25.例文帳に追加

点火プラグ９に点火用高電圧Ｖｄを印加して火花放電を生じさせた後に、サイリスタ２３のゲート信号ＶｂをＨとし、閉ループ回路２５を閉じると閉ループ回路２５に電流Ｉｂが流れる。 - 特許庁

Since all of the minute projections A are press-contacted with the gate electrodes, even when the press- contacting force is not uniform as long as the variation of the force falls within the thickness varying range of the projections A, no concentration of current will occur.例文帳に追加

このため、圧接力が不均一であっても微小突起Ａの厚みの変位範囲であれば、全ての微小突起がゲート集電金属電極と圧接することになるので、電流集中は発生しない。 - 特許庁

To provide a semiconductor storage capable of reducing power consumption by charge/discharge currents, such as a bit line, and power consumption by the gate leak current of a memory cell in a unselective array.例文帳に追加

ビット線などの充放電電流による消費電力を低減させるとともに、非選択列におけるメモリセルのゲートリーク電流による消費電力を低減させることも可能な半導体記憶装置を提供する。 - 特許庁

A second semiconductor layer 104, which has an electron affinity weaker than that of the layer 103 and suppresses a current to flow in the layer 104 from a gate electrode on the layer 104 by a thermal excitation, is formed on the layer 103.例文帳に追加

第１の半導体層１０３の上に、第１の半導体層より電子親和力が小さく、ゲート電極から熱励起によって流れ込む電流を抑制する第２の半導体層１０４を形成する。 - 特許庁

To provide a method for manufacturing a semiconductor device which can suppress a reduction in the side wall width and avoid a decrease in manufacturing yield due to junction leak current even when a gate electrode is miniaturized.例文帳に追加

サイドウォール幅の減少を抑制し、ゲート電極が微細化された場合であっても接合リーク電流に起因する製造歩留まりの低下を回避することができる半導体装置の製造方法を提供する。 - 特許庁

To provide a semiconductor device which improves the dielectric breakdown properties or interface-state generation of the gate insulating film, stress-induced leakage current properties, and NBT degradation; and to provide a method for manufacturing the semiconductor.例文帳に追加

本発明は、ゲート絶縁膜の絶縁破壊特性や界面準位生成、ストレス誘起リーク電流特性、ＮＢＴ劣化を改善することのできる半導体装置とその製造方法を提供することにある。 - 特許庁

To provide a heterojunction field effect transistor, in which the steep potential distribution by planar doping is sustained and deterioration in device characteristics, e.g. lowering of channel layer electron mobility or increase in gate leak current, is suppressed.例文帳に追加

プレーナドーピングによる急峻なポテンシャル分布を維持し、チャネル層電子移動度の低下や、ゲートリーク電流の増大等の、デバイス特性の劣化が抑制されたヘテロ接合型電界効果トランジスタを提供する。 - 特許庁

To provide an embedded insulated gate-structured power semiconductor device capable of obtaining a big current breaking capacity and capable of realizing a low on-resistance as in almost a thyristor while preventing the latch up of a parasitic thyristor.例文帳に追加

大きな電流遮断能力を得ると共に、寄生サイリスタのラッチアップを防止しながらサイリスタ並の低いオン抵抗を実現した埋込み絶縁ゲート構造の電力用半導体素子を提供することを目的とする。 - 特許庁

To simultaneously realize a higher breakdown voltage between the gate and the drain, a higher current density in the channel region, and a lower contact resistance of the source/drain electrode, as to a hetero-junction transistor using a nitride based compound semiconductor layer.例文帳に追加

窒化物系化合物半導体層を用いたヘテロ接合トランジスタについて、ゲート・ドレイン間の高耐圧化、チャネル領域での高電流密度化、及びソース／ドレイン電極の低コンタクト抵抗化を同時に実現すること。 - 特許庁

Since the power transistor formed of the insulated gate bipolar transistor (IGBT) has a characteristic that electrical resistance is low, a large current can be made to flow in the primary coil of the ignition coil for the internal combustion engine.例文帳に追加

前記インシュレイテッド・ゲート・バイポーラ・トランジスタ（ＩＧＢＴ）からなるパワートランジスタは、電気抵抗が低いという特徴を有するため、内燃機関用点火コイルにおける一次側コイルに大電流を流すことができる。 - 特許庁

To prevent punch through of boron while ensuring a substrate interface excellently, and prevent current deterioration or Vth variation when hot carriers are generated, regarding an insulated gate semiconductor device and its manufacturing method.例文帳に追加

絶縁ゲート型半導体装置及びその製造方法に関し、基板界面を良好に確保しつつボロンの突き抜けを防止するとともに、ホットキャリアが発生した場合にも電流劣化或いはＶ_th変動を防止する。 - 特許庁

By giving a higher back gate bias potential of the output MOS transistor under the high temperature condition by a voltage selecting circuit 121, the leakage current is suppressed under the high temperature condition regarding the output MOS transistor.例文帳に追加

電圧選択回路１２１により出力ＭＯＳトランジスタのバックゲートバイアス電位を高温条件下でより高く与えることにより、出力ＭＯＳトランジスタに関する高温条件下でのリーク電流を抑える。 - 特許庁

The current limiting circuit 45 acquires a comparison signal outputted from the comparison circuit 43 at the startup of each cycle's clock signal, and outputs a drive signal to the gate G of a field effect transistor (FET) 21 in accordance with a comparison result.例文帳に追加

電流制限回路４５は、各周期のクロック信号の立ち上がり時点で、比較回路４３から出力される比較信号を取得し、比較結果に応じてＦＥＴ２１のゲートＧへ駆動信号を出力する。 - 特許庁

When a current higher than or equal to a predetermined value is supplied from the power source 2 through the peripheral circuit 6 and the grounding unit 8, the compensation transistor unit 5 is short-circuited between the gate terminal and the source terminal of the switching transistor element F.例文帳に追加

補償トランジスタユニット５は、周辺回路６と接地ユニット８を介して電源２から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子Ｆのゲート端子とソース端子との間をショートする。 - 特許庁

To provide a transistor having a new electrode structure which can almost maintain on-state current value even if parasitic capacitance value generated in a portion where a source electrode (drain electrode) and a gate electrode overlap.例文帳に追加

ソース電極（ドレイン電極）と、ゲート電極との重畳部に生じる寄生容量値を低減させても、オン電流値をほぼ維持できる新たな電極構造のトランジスタを提供することを課題の一とする。 - 特許庁

An image signal input into a pixel from a source signal line is applied as desired potential to a gate of a diode-connected transistor by diode-connecting a transistor for supplying a current to a display element.例文帳に追加

ソース信号線より画素に入力される映像信号は、表示素子に電流を供給するためのトランジスタをダイオード接続とし、当該ダイオード接続されたトランジスタのゲートに所望の電位が印加される。 - 特許庁

To laminate a memory cell longitudinally while improving controllability of drain current, and to lower difficulty in processing a control gate electrode and a charge storage layer even when a fin structure is used for the memory cells.例文帳に追加

ドレイン電流の制御性を向上させつつ、メモリセルを縦方向に積層するとともに、メモリセルにフィン構造を用いた場合においても、制御ゲート電極および電荷蓄積層の加工の難易度を低下させる。 - 特許庁

To provide a highly reliable semiconductor device wherein a gate insulating film for which EOT is small and the increase of interface level density is suppressed is provided and a leakage current is suppressed even when miniaturized, and to provide a method of manufacturing the same.例文帳に追加

ＥＯＴが小さく、界面準位密度の増加が抑制されたゲート絶縁膜を備え、微細化されてもリーク電流が抑制され、信頼性の高い半導体装置及びその製造方法を提供する。 - 特許庁

When the pixel is lighted, the drain current of the transistor Tr 1 is made to flow by the gate-source voltage formed by adding the threshold voltage written into the capacitor C 2 to the data voltage written into the capacitor C 1.例文帳に追加

画素が点灯される場合においては、コンデンサＣ1 に書き込まれたデータ電圧に、コンデンサＣ2 に書き込まれたスレッショルド電圧を加算したゲート・ソース間電圧により、トランジスタＴr1のドレイン電流が流れる。 - 特許庁

To suppress a formation of a silicon oxide in an interface between a titanium oxide and a silicon substrate and to suppress an increase in a leakage current in a semiconductor device having MOS transistors each having a titanium oxide gate insulating film.例文帳に追加

酸化チタンゲート絶縁膜を有するMOSトランジスタが形成された半導体装置において、酸化チタンとシリコン基板との界面における酸化シリコンの形成を抑制し、かつリーク電流の増加を抑制する。 - 特許庁

A portion of each semiconducting carbon nanotube is gated by a read gate 60 and the storage capacitor, thereby regulating a current flowing through each semiconducting carbon nanotube from the source to the drain.例文帳に追加

読取りゲート６０およびストレージ・キャパシタによってそれぞれの半導電性カーボン・ナノチューブの一部がゲートされ、それによって、それぞれの半導電性カーボン・ナノチューブの中をソースからドレインへ流れる電流が調整される。 - 特許庁

To use a MOS transistor(TR) with a high current drive capability with a short channel and a thin gate oxide film for a source follower TR in the case that a high power supply voltage is employed for a voltage follower of a source follower output.例文帳に追加

ソースホロア出力のボルテージホロアで、電源電圧が高い場合でも、ソースホロアトランジスタにゲート酸化膜が薄く短チャンネルで高い電流駆動能力を有するＭＯＳトランジスタを使用できるようにする。 - 特許庁