「gate-current」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

A driving transistor Trd receives the control voltage Vcs2' held in the 2nd capacitor Cs2 at its gate G and supplies a driving current Ids flowing between its source S and drain D to a light emitting element EL, which is made to emit light.例文帳に追加

駆動トランジスタＴｒｄは、第２の容量Ｃｓ２に保持された制御電圧Ｖｃｓ２´をゲートＧに受けてソースＳ・ドレインＤ間に流れる駆動電流Ｉｄｓを発光素子ＥＬに供給して発光を行わせる。 - 特許庁

When switches S2A, S2B and S1 are turned on at the time of data writing mode and a driving current I_EL flows from a data line DL to the TFT devices Q1B and Q1A, a gate voltage of each TFT device is held in capacitors CHB and CHA respectively.例文帳に追加

データ書込モード時にスイッチＳ２Ａ，Ｓ２Ｂ，Ｓ１がオンし、データ線ＤＬからＴＦＴ素子Ｑ１Ｂ，Ｑ１Ａに駆動電流Ｉ_ＥＬが流れると、各ＴＦＴ素子のゲート電圧がキャパシタＣＨＢ，ＣＨＡにそれぞれ保持される。 - 特許庁

The semiconductor device is provided with an IGBT(Insulated Gate Bipolar Transistor) 1 whose collector C is connected to a terminal T1, whose emitter E is connected to a terminal T2 and whose sense emitter SE is connected to the terminal T2 via a variable resistor VR1 being a current voltage conversion section.例文帳に追加

端子Ｔ１にコレクタＣが接続され、端子Ｔ２にエミッタＥが接続されたＩＧＢＴ１が配設され、そのセンスエミッタＳＥは電流電圧変換部である可変抵抗ＶＲ１を介して端子Ｔ２に接続されている。 - 特許庁

A saturation state detecting circuit 21 brings a current saturation signal Sc to L, at a moment when the gate voltage VGS exceeds a reference voltage Vr, and in response thereto, a trapezoidal wave generating circuit 19 stops increase of the trapezoidal wave signal Sb and holds the trapezoidal wave signal Sb.例文帳に追加

飽和状態検出回路２１は、ゲート電圧ＶGSが基準電圧Ｖｒを超えた時点で電流飽和信号ＳｃをＬとし、これに応じて台形波発生回路１９は台形波信号Ｓｂの増加を停止し保持する。 - 特許庁

As the time of signal writing becomes shorter, the gate-source voltage Vgs of a driving transistor at the end of the signal writing period becomes high (Vgs1→Vgs2) and a current flowing to an organic EL element increases in value correspondingly.例文帳に追加

信号書込み時間が短くなると、信号書込み期間の終了時における駆動トランジスタのゲート−ソース間電圧Ｖｇｓが高くなり（Ｖｇｓ１→Ｖｇｓ２）、その分だけ有機ＥＬ素子に流れる電流値が増加する。 - 特許庁

By way of these configurations, the charge-pump circuit having high efficiency and a large output current is materialized as well as an inter-gate/source voltage Vgs (transistors in ON-state) of the transistors M1 to M4 for charge transmission is evened to 2Vdd.例文帳に追加

これらの構成により、高効率で大出力電流のチャージポンプ回路を実現できると共に電荷転送用トランジスタＭ１〜Ｍ４のゲート・ソース間電圧Ｖｇｓ（トランジスタがオン状態の時）を２Ｖｄｄに揃えることができる。 - 特許庁

To prevent the generation of so-called white scratches due to a leak age current based on the discharge of electric charges from the boundary level of a gate insulation film and a channel area and to prevent the generation of smears due to excessive light generation electric charges.例文帳に追加

ゲート絶縁膜とチャネル領域の界面準位からの電荷の放出に基づくリーク電流に起因する所謂白キズの発生を防止し、かつ過剰な光発生電荷に起因するスミアの発生を防止する。 - 特許庁

To provide a method for greatly contributing to the reliability of a device, in which the TDDB (Time Dependent Dielectric Breakdown) of a PMOS is improved, and a gate leak current is effectively suppressed, by including a substance which can include charges infinitely in a conventional PMD.例文帳に追加

従来のPMDにチャージを無限に含むことができる物質を包含させることで、PMOSのTDDB(Time Dependent Dielectric Breakdown)向上またはゲート漏えい電流を效果的に抑制することができて、素子の信頼性に大きく寄与する方法を提供する。 - 特許庁

To solve the problem that since a first stage gate of a test interface circuit becomes a floating state and pass-through current flows therein and state of gates on and after the next stage is made unstable, the test and evaluation of a read-data mask function at setting of test mode cannot be performed.例文帳に追加

テストインターフェイス回路の初段ゲートがフローティング状態になり貫通電流が流れ、さらに次段以降のゲートのステートが不定となるため、テストモード設定時のリードデータマスク機能の検査および評価ができない。 - 特許庁

A voltage for controlling the polarization state of the ferroelectric film 14 is applied to the gate electrodes 12 and 17, and the source and drain electrodes 15 and 16 detect an amount of an interface current flowing in a channel depending on the polarization state.例文帳に追加

ゲート電極１２、１７は、強誘電体膜１４の分極状態を制御する電圧が印加され、ソース、ドレイン電極１５、１６は、分極状態に応じてチャネルを流れる界面電流の大きさを検出する。 - 特許庁

To provide a new high-permittivity insulating thin film, which is suitable for the gate insulating film of a MOS device, suitable in permittivity, having high breakdown voltage, and capable of effectively preventing leakage current.例文帳に追加

ＭＯＳデバイスのゲート絶縁膜として好適に用いることのできる、高誘電率であり、かつ高印加電圧耐性であってリーク電流を効果的に防止することのできる、新規な高誘電体絶縁薄膜を提供する。 - 特許庁

The page mode flash memory or floating gate memory device includes a page buffer 11 based on constant current bit latch which can perform efficiently program process, program verification, read-out and erasure verification process during page mode operation.例文帳に追加

本発明のページ・モード・フラッシュ・メモリーあるいはフローティング・ゲート・メモリー・デバイスは、ページ・モード動作中に効率よくプログラム・プロセス、プログラム検証、読出し及び消去検証プロセスを可能にする定電流ビット・ラッチに基づくページ・バッファ11を含む。 - 特許庁

If a voltage applied to the gate electrode 65 of the bidirectional conduction IGBT 100 is smaller than a threshold voltage, the bidirectional conduction IGBT 100 functions as a diode that passes a current from the emitter electrode 45 to the collector electrode 70 through the channel epitaxial layer 50.例文帳に追加

双方向導通ＩＧＢＴ１００のゲート電極６５に印加する電圧が閾値電圧よりも小さい場合、エミッタ電極４５からチャネルエピ層５０を介してコレクタ電極７０へ電流を流すダイオードとして機能させる。 - 特許庁

According to a theory, the name comes from the way the street (corresponding to the area between the current Gojo-dori Street and the Shichijo-dori Street) divided a district in front of the gate of Shinshu Honbyo - old and new areas partitioned by the zoning - into east and west sides. 例文帳に追加

一説では、真宗本廟門前に地割された新旧二つの門前町を東西に二分した通りであることから生まれた名称であるともいう（現在の五条通から七条通の間に相当する）。 - Wikipedia日英京都関連文書対訳コーパス

Thus, the gate electrode of the constant current cell U is connected to a substrate and a well, etc. via a diode constituted of the dummy transistors D, and an electric charge produced in the metal wire by the plasma etching, etc. is discharged to the substrate, etc. via the diode.例文帳に追加

これにより、定電流セルＵのゲート電極がダミートランジスタＤで構成されるダイオードを介して基板やウエル等に接続され、プラズマエッチング等でメタル配線に生じた電荷はこのダイオードを介して基板等に放電される。 - 特許庁

To provide a driving method of a multipole electric field electron emitting device whose input resistance is large, transfer characteristic is linear, and which is suited for application of a power amplifier or the like of having a large mutual conductance, and having a less gate invalid current.例文帳に追加

入力抵抗が大きく、伝達特性が線形であり、相互コンダクタンスの大きな電力増幅器等の応用に適し、かつゲート無効電流が少ない多極電界電子放出装置の駆動方法を提供する。 - 特許庁

If the driving signal has a duty ratio equal to or higher than a predetermined value, a charge pump circuit 4 maintains a current supply state of the capacitor CBS as long as the driving signal is input into the gate driver 6.例文帳に追加

更に、駆動信号のデューティ比が所定値以上の場合には、ゲートドライバ６に駆動信号が入力されている間、チャージポンプ回路４によってコンデンサＣＢＳに対する電流供給状態が維持されるようになっている。 - 特許庁

In one concrete example, the drain of the P channel MOS transistor Mp of the push-pull circuit is connected to the terminal of the voltage (VGG: +5 V for instance) for the gate bias of the current source MOS transistors M2, M4 and M6 of the source-follower circuit.例文帳に追加

その一つの具体例はプッシュプル回路のＰチャンネルＭＯＳトランジスタＭｐのドレインを、ソースフォロア回路の電流源ＭＯＳトランジスタＭ２、Ｍ４、Ｍ６のゲートバイアス用電圧（Ｖ_GG：例えば＋５Ｖ）端子に接続するものである。 - 特許庁

To provide a highly reliable non-volatile memory element and a manufacturing method thereof, in which the generation of a leakage current between cells is prevented by suppressing the generation of a void in a device isolation layer when forming a conductive layer for a floating gate.例文帳に追加

フローティングゲート用導電膜の形成時に、素子分離膜内のボイドの生成を抑制することで、セルとセル間の漏れ電流を防止して信頼性の高い不揮発性メモリ素子およびその製造方法を提供する。 - 特許庁

When a drive command signal Sa goes to H, the trapezoidal wave signal Sb increases with a constant inclination, and when the transistor Q11 operates in a linear region due to increase of the load current IL, the gate voltage VGS increases abruptly.例文帳に追加

駆動指令信号ＳａがＨになると台形波信号Ｓｂは一定の傾きで増加し、やがて負荷電流ＩL の増加によりトランジスタＱ１１が線形領域で動作するようになるとゲート電圧ＶGSが急峻に上昇する。 - 特許庁

Precharged electric charges of the capacitor C1 while IN is high level, accelerates the elevation of a node N2 while IN changes into low level, and a slew rate is controlled depending on a current Ip of the MP2 and gate MOS capacitance C2 of the MN3.例文帳に追加

ＩＮがハイレベルの期間の容量Ｃ１のプリチャージ電荷がＩＮのローレベル変化時のノードＮ２の上昇を高速化して、ＭＰ２の電流ＩｐとＭＮ３のゲートＭＯＳ容量Ｃ２とによりスリューレートが制御される。 - 特許庁

Then, a voltage corresponding to the logarithmically transformed voltage appears at the gate of the MOS transistor T2, and when the MOS transistor T3 is turned on, an output current corresponding to the voltage is led out to an output signal line.例文帳に追加

そして、この対数変換された電圧に応じた電圧がＭＯＳトランジスタＴ２のゲートに現れるとともに、ＭＯＳトランジスタＴ３をＯＮにしたとき、この電圧に応じた出力電流が、出力信号線に導出される。 - 特許庁

In the case that a current drive capability of a transistor(TR) 6 is small due to manufacturing tolerance of the process, since a high level outputted from a TR 8 decreases and a high level given to a gate of a TR 14 decreases, the TR 14 is conductive strongly to correct deficient of current supply by a TR 6 via TRs 13, 14.例文帳に追加

トランジスタ６の電流駆動能力がプロセスの製造ばらつきなどによって小さい場合、トランジスタ８から出力されるハイレベルが下がり、トランジスタ１４のゲートに入力されるハイレベルも下がるのでトランジスタ１４はより強くＯＮし、トランジスタ１３，１４を介してトランジスタ６における電流供給の不足分が補正される。 - 特許庁

This correction circuit consists of a phase voltage command output circuit, a switching element on-voltage output circuit, a current does discriminating circuit, a circuit for outputting a correction voltage value with the current code and switching element turned on, and a circuit of outputting a difference between the phase voltage command and the correction voltage as a correction phase voltage command to control the gate of the three-phase PWM converter.例文帳に追加

相電圧指令出力回路と、スイッチング素子ON電圧出力回路と、電流符号判別回路と、電流符号とスイッチング素子ONより補正電圧値を出力する回路と、相電圧指令と補正電圧値の差を補正相電圧指令として出力する回路で構成し、３相PWM変換器のゲートを制御する。 - 特許庁

Thus, since the influence of the threshold voltage of a transistor T5 is removed from the voltage between the gate and source of the transistor T5 when the voltage of the input terminal IN1 changes from high to low, subsequently, when the transistor T5 is turned on and a current flows into the transistor T5, the influence of the threshold voltage of the transistor T5 is removed also from its current value Ids.例文帳に追加

これにより、入力端子ＩＮ１の電圧がハイからローに変化する際に、トランジスタＴ５のゲート−ソース間電圧から、トランジスタＴ５の閾値電圧の影響が取り除かれるので、その後にトランジスタＴ５がオンしてトランジスタＴ５に電流が流れたときに、その電流値Ｉｄｓからも、トランジスタＴ５の閾値電圧の影響が取り除かれる。 - 特許庁

Current capacity of the FET at a high frequency signal input side is made greater than current capacity of the FET at a high frequency signal output side in the FETs of the multi-stage configuration to improve the maximum input power and the gate width of the FET at the high frequency signal output side is made to be narrower to prevent deterioration in the isolation characteristics.例文帳に追加

多段化したＦＥＴのうち、高周波信号入力側のＦＥＴの電流容量を高周波信号出力側のＦＥＴの電流容量よりも大きくすることにより最大入力電力を向上させるとともに、高周波信号出力側のＦＥＴのゲート幅を小さくすることによりアイソレーション特性の劣化を防ぐ。 - 特許庁

An inverter is inserted between a switching TFT and a driving TFT in each pixel and then even if the potential accumulated in the holding capacitor in the pixel varies with the OFF current of the switching TFT, the gate-source voltage of the driving TFT does not vary, so that the drain current of the driving TFT can be held constant.例文帳に追加

各画素内のスイッチング用ＴＦＴと駆動用ＴＦＴの間にインバータを挿入することで、スイッチング用ＴＦＴのＯＦＦ電流により画素内の保持容量に蓄えられる電位が変化したとしても、駆動用ＴＦＴのゲート・ソース間電圧は変化せず、駆動用ＴＦＴのドレイン電流を一定に保つことができる。 - 特許庁

When a driving current to an actuator 11 is increased in a load driving device 10, a current flowing to the gate of an FET 12 in the switching operation is increased, a capacitor C1 parasitic on the FET 12 is quickly charged, and the time constant of the transitional resistance change between the drain and the source in the switching operation is reduced.例文帳に追加

本発明に係る負荷駆動装置１０では、アクチュエータ１１への駆動電流が大きくなると、スイッチング動作時にＦＥＴ１２のゲートに流れる電流も大きくなり、ＦＥＴ１２に寄生したコンデンサＣ１が急速に充電され、スイッチング動作時における過渡的なドレイン・ソース間の抵抗変化の時定数が小さくなる。 - 特許庁

An output current from an FET1 is converted into voltage by a resistor R1 and the voltage is fed back to the gate terminals of the FET1 and an FET2 through a source follower circuit consisting of the level shift circuits of n cascade connection diodes D1 to Dn and an FET4 and an output current is extracted from the drain terminal of the FET2.例文帳に追加

ＦＥＴ１の出力電流を抵抗Ｒｌにより電圧変換し、その電圧をＦＥＴ３、ｎ個の縦続接続ダイオードＤ１〜Ｄｎのレベルシフト回路、およびＦＥＴ４からなるソースフォロア回路を介して、ＦＥＴ１およびＦＥＴ２のゲート端子にフィードバックし、ＦＥＴ２のドレイン端子から出力電流を取り出す。 - 特許庁

To provide a semiconductor element provided with a boron phosphide-based semiconductor layer which can reduce leakage of an element driving current, improve photoelectric conversion efficiency as a light-emitting element, improve an opposite direction voltage, cause a gate electrode to have high voltage resistance as an electric field effect transistor, and improve the pinch-off characteristic of a drain current.例文帳に追加

燐化硼素系半導体層を備える半導体素子において、素子駆動電流の漏洩を低減することができ、発光素子として光電変換効率を高くでき、逆方向電圧も高くでき、また電界効果型トランジスタとしてゲート電極を高耐圧性とし、ドレイン電流のピンチオフ特性も改善することができるようにする。 - 特許庁

A current mirror type D/A converter circuit is constructed with transistor cells each including a MOS transistor, a gate region of which MOS transistor has folded stripe configuration in a plane view thereof, or a current flowing direction in a channel of which is a folded stripe in plane view.例文帳に追加

この発明は、ゲート領域が平面からみて折れ曲げられたストライブ状になっているＭＯＳトランジスタあるいはゲート領域に流れる電流の方向が平面からみて折り返されるストライプ状のチャネルを有するＭＯＳトランジスタを持つ多数のトランジスタセルを形成して、これらのトランジスタセルを用いてカレントミラー回路形のＤ／Ａを構成するものである。 - 特許庁

A mapping function of a one dimensional discrete-time dynamical system is synthesized by the nonlinear resistance circuit using floating gate MSFETS, as a relation between its terminal voltage and terminal current, and the terminal current value is successively fed back to the terminal voltage by a sampling and holding circuit for realizing a time delay, and thus discrete-time one dimensional mapping is realized.例文帳に追加

フローティングゲートＭＯＳＦＥＴを用いた非線形抵抗回路により、その端子電圧と端子電流の関係として離散時間一次元力学系の写像関数を合成し、端子電流値を時間遅れを実現するサンプルアンドホールド回路により、端子電圧へと逐次帰還することにより、離散時間一次元写像を実現する。 - 特許庁

The negative feedback means consists of a switching transistor T5 connected between the current end D of the drive transistor T1 and the connection point A of the sampling transistor T4 and conducts according to the control signal applied to its gate during the correction period, thereby electrically connecting the current end D of the drive transistor T1 to the connection point A of the sampling transistor T4.例文帳に追加

この負帰還手段は、ドライブトランジスタＴ１の電流端Ｄと、サンプリングトランジスタＴ４の接続点Ａとの間に接続したスイッチングトランジスタＴ５からなり、補正期間中そのゲートに印加される制御信号に応じて導通し、以ってドライブトランジスタＴ１の電流端Ｄを、サンプリングトランジスタＴ４の接続点Ａに対して電気的に接続する。 - 特許庁

The read circuit 30 has a sense amplifier circuit 40 to detect a data value stored in a memory cell transistor 10 based on a current Icell flowing in the memory cell transistor 10 and a reference current Iref flowing in a dummy cell transistor 20, and a voltage control circuit 60 to supply a 1st voltage V1 to the gate of the dummy cell transistor 20.例文帳に追加

読み出し回路３０は、メモリセルトランジスタ１０に流れる電流Ｉｃｅｌｌとダミーセルトランジスタ２０に流れる基準電流Ｉｒｅｆとに基づいて、メモリセルトランジスタ１０に格納されたデータ値を検出するセンスアンプ回路４０と、ダミーセルトランジスタ２０のゲートに第１電圧Ｖ１を供給する電圧制御回路６０とを備える。 - 特許庁

A display device is equipped with: a temperature detecting means 4 that detects the temperature of heat generated by power consumption of a gate driver IC 3 that supplies a current to an organic EL element and outputs the temperature information; and an image processing circuit 5 that controls the current supplied to the organic EL element, based on the temperature information from the temperature detecting means 4.例文帳に追加

有機ＥＬ素子に電流を供給するゲートドライバＩＣ３の電力消費による発熱温度を検出して温度情報を出力する温度検出手段４と、温度検出手段４からの温度情報に基づいて上記有機ＥＬ素子への供給電流を制御する画像処理回路５と、を備えたものである。 - 特許庁

Thus, drain current I2 of a transistor P2 is kept constant since voltage VgsP4, VgsP5 between a gate and a source of the transistors P4, P5 are fixed and drain voltage of the transistor P2 is kept constant irrespective of fluctuation of voltage of a terminal VSI.例文帳に追加

これにより、トランジスタＰ４，Ｐ５のゲート・ソース間電圧ＶgsP4，ＶgsP5が固定され、端子ＶＳＩの電圧の変動に関係なく、トランジスタＰ２のドレイン電圧を一定に保っているために、トランジスタＰ２のドレイン電流Ｉ２を一定に保つことが可能になる。 - 特許庁

The current sensing resistor 10 is formed by bending one metal resistance wire into a gate-shaped side 11 comprising a pair of left/right leg sides 13a, 13b and a connecting side 14 connecting the leg sides 13a, 13b with each other and foot sides 12.例文帳に追加

電流検出用抵抗器１０は、一本の金属抵抗線を左右一対の脚辺１３ａ，１３ｂと、脚辺１３ａ，１３ｂを連結する連結辺１４とからなる門形辺１１及び足辺１２に屈曲形成して構成されている。 - 特許庁

Accordingly, a delay of propagating a gate voltage to be applied to the electrode 31 is canceled, channels are formed substantially simultaneously without time unevenness on each part to be formed with the channel, and the current is prevented from flowing in a deviated manner.例文帳に追加

従って、ゲート電極３１に印加されるゲート電圧の伝搬の遅延が相殺され、チャネルが形成されるべき各部分には、時間的なばらつきがなくほぼ一斉にチャネルが形成され、電流が偏って流れることが防止される。 - 特許庁

This procedure allows an etching rate between contact holes to be uniform since a BPSG thickness from the substrate becomes uniform regardless of the density of gate electrode formation regions, and the contact holes having a reduced fluctuation in contact resistances and leakage current values to be formed.例文帳に追加

その結果、ゲート電極形成領域の疎密にかかわらず、基板からのＢＰＳＧ膜厚が均一となるため、コンタクトホール間のエッチングレートが均一となり、コンタクト抵抗、リーク電流値のばらつきの少ないコンタクトホールを形成することが出来る。 - 特許庁

At this point, projections 4a and 4b are formed on the gate electrodes 2 which extend vertical in the direction of a channel, whereby a leakage current generated by electric changes accumulated in the recesses or the gaps generated on an interlayer insulating film can be restrained.例文帳に追加

このとき、ゲート電極２上であって、チャネル長方向に対して垂直に突起部４ａ，４ｂを形成して、層間絶縁膜９に生じた窪みあるいは空隙に電荷等が蓄積されることにより発生するリーク電流を抑制する。 - 特許庁

To the gate of the FET 1 for high frequency amplification, a potential obtained by subtracting the portion of a voltage drop generated in a first resistor 22 by the drain current IDS2 of the FET 21 for bias from the potential GND of a first potential applying part 2a is applied.例文帳に追加

高周波増幅用ＦＥＴ１のゲートには、第１の電位印加部２ａの電位ＧＮＤからバイアス用ＦＥＴ２１のドレイン電流ＩＤＳ２によって第１の抵抗２２に生じる電圧降下分を減じて得られる電位が印加される。 - 特許庁

To provide a semiconductor device with its electric characteristics protected from variation due to avalanche performance by not allowing the avalanche current to pass near the gate electrodes of a power MOS field effect transistor or the like during avalanche performance, and to provide a method for manufacturing the same.例文帳に追加

パワーＭＯＳ電界効果トランジスタ等のアバランシェ動作時の電流経路をゲート電極近傍ではないものとして、アバランシェ動作による電気的特性の変動を防止することができる半導体装置及びその製造方法を提供する。 - 特許庁

A control logic 4 calculates deviation between rise and fall times Tup and Tdown and a target value in a conductive current waveform of the load 2 of this time from the voltage Vgs between the gate and the source and performs feedback control of the power MOS transistor so as to eliminate the deviation.例文帳に追加

制御ロジック４はゲート・ソース間電圧Ｖgsから、今回の負荷２の通電電流波形での立上り及び立下り時間Ｔup，Ｔdownと目標値との偏差を求め、当該偏差を無くすようにパワーＭＯＳトランジスタ１をフィードバック制御する。 - 特許庁

In this case, the third stage A amplifier 31 is provided with: a FET 32; a resistor Rd for measuring a drain current Vdsdc; a temperature sensor 34; an arithmetic amplifier 33 for controlling a gate voltage Vgs; and capacitors C1 and C2.例文帳に追加

ここで、第３段Ａ増幅器３１には、ＦＥＴ３２と、ドレイン電流Ｖｄｓｄｃを測定するための抵抗Ｒｄと、温度センサ３４と、ゲート電圧Ｖｇｓを制御するための演算増幅器３３と、コンデンサＣ１，Ｃ２と、を有している。 - 特許庁

To provide a discharge lamp lighting device which can adopt a Zener diode with wide range of dispersion used for bypassing a gate current of a switching element during a preheat timer period, capable of surely continue an oscillation despite the fluctuation of circumferential temperature.例文帳に追加

予熱タイマ期間に、スイッチング素子のゲート電流のバイパスに用いられるツェナ−ダイオ−ドにバラツキ範囲の大きい部品を採用でき、かつ、周囲温度の変動に対しても確実に発振が継続できる放電灯点灯装置を提供する。 - 特許庁