「gate-current」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

The temperature characteristics compensation circuit 21, in accordance with an operating temperature of the MOSFET 12, controls a voltage to be supplied to the body and adjusts, based on a relation between a body voltage and a gate voltage, a resistance value of a current flowing between the input terminal and the output terminal.例文帳に追加

温度補償回路２１は、ＭＯＳＦＥＴ１２の動作温度に応じて、ボディに供給する電圧を制御して、ホディ電圧とゲート電圧との関係で入力端子及び出力端子間に流れる電流の抵抗値を調整する。 - 特許庁

When the signal voltage Vsig of the video signal is written by a write transistor 23, a switching transistor 25 disconnects a node N1 and the gate electrode of a driving transistor 22 from each other to stop a current from flowing to the driving transistor 22.例文帳に追加

書込みトランジスタ２３によって映像信号の信号電圧Ｖｓｉｇを書き込むときに、スイッチングトランジスタ２５によってノードＮと駆動トランジスタ２２のゲート電極との間を遮断することで、駆動トランジスタ２２に電流が流れないようにしている。 - 特許庁

To provide an electrooptical device which is increased in reliability against electrostatic discharge of a TFT though write characteristics (an increase in ON current and a decrease in threshold voltage) of the TFT are improved by reducing the thickness of a gate insulating film of the TFT.例文帳に追加

ＴＦＴのゲート絶縁膜の厚さを薄くしてＴＦＴの書き込み特性（オン電流増大及び閾値電圧の低下）を良好となしながらもＴＦＴの静電破壊に対する信頼性を大きくした電気光学装置を提供すること。 - 特許庁

The resulting uniform thickness of the BPSG film from the wafer, regardless of the coarseness and denseness refraction of the gate electrode forming region, makes an etching rate between contact holes uniform to be able to form the contact holes having a small variation in the leakage current value.例文帳に追加

その結果、ゲート電極形成領域の疎密にかかわらず、基板からのＢＰＳＧ膜厚が均一となるため、コンタクトホール間のエッチングレートが均一となり、コンタクト抵抗、リーク電流値のばらつきの少ないコンタクトホールを形成することが出来る。 - 特許庁

When a voltage VG rises with a rotation rise of the power generator 1 and reaches a prescribed voltage V1, gate control over the thyristor rectifier 5 is started and exciting current supply is started from a power generator 1, and the isolator 12 is opened.例文帳に追加

発電機１の回転上昇にともないその電圧ＶＧが上昇し所定の電圧Ｖ１に達すると、サイリスタ整流器５のゲート制御を開始して発電機１側から励磁電流の供給を開始し、断路器１２を開とする。 - 特許庁

The first NMOS transistor connects one end of the current passage to a first terminal 11 and connects the other end to a second terminal 12 and has a gate oxide film having the same thickness as an NMOS transistor 15 which constitutes the internal circuit 13.例文帳に追加

第１ＮＭＯＳトランジスタは、電流通路の一端が第１の端子１１に接続され、電流通路の他端が第２の端子１２に接続され、内部回路１３を構成するＮＭＯＳトランジスタ１５と同じ厚さのゲート酸化膜を有する。 - 特許庁

A source follower circuit consisting of level shift transistors 10a, 10b, resistor elements 12a, 12b, and constant current source transistors 11a, 11b is inserted into the way of a feedback path from the drain terminal of one oscillation transistor to the gate terminal of the other oscillation transistor.例文帳に追加

レベルシフト用トランジスタ１０ａ、１０ｂ、抵抗素子１２ａ、１２ｂ、および定電流源トランジスタ１１ａ、１１ｂからなるソースフォロワ回路を、発振トランジスタのドレイン端子から他方の発振トランジスタのゲート端子への帰還経路の途中に挿入する。 - 特許庁

To provide a miniaturized semiconductor device having excellent responsiveness and capable of preventing an insulated gate transistor element from being destructed due to a loss increase or an excess current in the forward operation of a diode element even when instantaneous operation or an excess input happens.例文帳に追加

応答性に優れ、瞬間的な動作や過大入力がある場合においてもダイオード素子の順方向動作時の損失増加や過剰電流による絶縁ゲートトランジスタ素子の破壊を防止できる小型の半導体装置を提供する。 - 特許庁

Since a channel is formed in the n-type channel layer located beneath the p-type channel layer touching a gate oxide film 7 and a current can be fed thereto when a PN junction is formed in the surface channel layer 5, a channel can be formed regardless of the roughness or residual defect of the interface (MOS interface) between the gate oxide film 7 and the surface channel layer 5.例文帳に追加

このように、表面チャネル層５にＰＮ接合を形成することにより、ゲート酸化膜７と接するｐ型チャネル層の下部に位置するｎ型チャネル層にチャネルを形成して電流を流すことができるため、ゲート酸化膜７と表面チャネル層５との界面（ＭＯＳ界面）のラフネス又は残留欠陥とは関係なく、チャネルを形成することができる。 - 特許庁

The EL display device having a plurality of pixels arranged in a grid shape includes a switch 121a, capable of preventing flowing of current to the drain electrode of a driving transistor 11a from an EL power source 12 during a video writing period for writing a video signal in an EL element 15, by turning on a switching transistor 11k by a gate signal from a gate signal line 2.例文帳に追加

格子状に配された複数の画素を有するＥＬ表示装置において、ゲート信号線２からのゲート信号によってスイッチングトランジスタ１１ｋをＯＮ状態にして、ＥＬ素子１５へ映像信号を書き込む映像書き込み期間において、ＥＬ電源１２から駆動トランジスタ１１ａのドレイン電極に電流が流れないようにするスイッチ１２１ａを有する。 - 特許庁

The gate electrode 363, together with a gate dielectric layer 362, covers a top surface 306 of one part of the U-shaped fin 305, and two sidewalls 307 which reside the opposite position, and a bottom 320 of one part of a recess 319, which resides in the U-shaped fin 305 and opposing two sidewalls 364, and substantially increases the width of the channel region that allows flow of a current.例文帳に追加

ゲート電極３６３は、ゲート誘電体層３６２とともに、Ｕ字形フィン３０５の一部の上側表面３０６及び反対の位置にある２つの側壁３０７、並びにＵ字形フィン３０５の中にある凹部３１９の一部の底面３２０及び向かい合って位置する２つの側壁３６４を覆い、電流を流すチャネル領域の幅を実効的に増やす。 - 特許庁

A first and a second source/drain regions, a channel region disposed in a semiconductor substrate for connecting the first and the second source/drain regions, and a gate electrode are included; and the gate electrode is disposed along the channel region for controlling the current flowing between the first and the second source/drain regions and is electrically insulated from the channel region.例文帳に追加

第１および第２ソース／ドレイン領域と、該第１および第２ソース／ドレイン領域を接続する、半導体基板の中に配置されたチャネル領域と、ゲート電極とを含み、該ゲート電極は、上記第１および第２ソース／ドレイン領域間に流れる電流を制御するために、上記チャネル領域に沿って配置され、該チャネル領域から電気的に絶縁されている。 - 特許庁

This semiconductor device is so constituted as to prevent the insulation breakage of the gate insulating film of an internal DMOS element, by extending the drain region of the DMOS element out of the element so as to make an extension 16, forming a back gate extension 20 extended likewise along the drain extension 16, and bypassing the surge current by static electricity applied to an external connection pad 14.例文帳に追加

ＤＭＯＳ素子のドレイン領域を素子外部に延長して延長部１６とし、同様に延長して形成されたバックゲート延長部２０をドレイン延長部１６に沿って形成し、外部接続パッド１４に印加された静電気によるサージ電流をバイパスして流し、内部のＤＭＯＳ素子のゲート絶縁膜の絶縁破壊を防止するように構成する。 - 特許庁

The semiconductor device includes an output MOS transistor M2, a sense MOS transistor M3, a voltage conversion circuit 20 which converts a sense current of the sense MOS transistor M3 into a sense voltage, and a control MOS transistor M10 which receives a voltage across the voltage conversion circuit 20 at its gate and source, and has its drain connected to the gate of the output MOS transistor M2.例文帳に追加

本発明に係る半導体装置は、出力ＭＯＳトランジスタＭ２と、センスＭＯＳトランジスタＭ３と、センスＭＯＳトランジスタＭ３のセンス電流をセンス電圧に変換する電圧変換回路２０と、電圧変換回路２０の両端の電圧をゲートとソースに受け、ドレインが出力ＭＯＳトランジスタＭ２のゲートに接続された制御ＭＯＳトランジスタＭ１０を備える。 - 特許庁

To provide a differential amplifier that can prevent reduction in a phase margin, realize a circuit configuration that is hardly oscillated, control a gate voltage of an output transistor(TR) without the need for a gate bias power supply circuit for an upper side TR of a loopback cascode current mirror circuit and obtain a rail-to-rail common mode output voltage range with less output on-resistance.例文帳に追加

位相余裕の減少を防ぎ、発振しにくい回路構成を実現すると共に、折り返しカスコード型カレントミラー回路の上側トランジスタのゲートバイアス電源回路を必要とすることなく出力トランジスタのゲート電圧を制御可能とし、出力オン抵抗の少ないレイル・トウ・レイルの同相出力電圧範囲を得ることができる差動増幅器を提供する。 - 特許庁

In activating the gate electrode, the semiconductor layer is formed by being brought into contact with the insulating layer on the first and the second doping layers and in the gap, so that current can flow directly between the first and the second portions of the first conductive layer across the gap.例文帳に追加

ゲート電極の活性化時に、電流が、ギャップを横切って第１導電層の第１部分と第２部分の間で直接流れるように、半導体層が、第１部分および第２部分のドーピング層の上と、ギャップ内で絶縁層に接触して形成される。 - 特許庁

To provide a transistor whose manufacturing process is simplified and reduced in cost but which is provided with excellent ON/OFF characteristics, mobility and conductivity under a low-off current low in interface ranking, by employing the same material for the formation of a semiconductor active layer and a gate insulating film.例文帳に追加

半導体活性層およびゲート絶縁膜の形成に用いる材料を同一にすることにより、製造プロセスを簡略化し低コスト化した、界面順位の低い低オフ電流で、良好なオン／オフ特性、移動度、導電率を持つトランジスタを提供すること。 - 特許庁

In this PoMOSFET 1, in order to correspond to high current, a large number of FET cells 9 are formed with a prescribed shape and pitch in the state of a matrix on the side of a front surface, and a gate electrode 10 and a source electrode 11 are connected to the FET cells 9.例文帳に追加

本発明のＰｏＭＯＳＦＥＴ１は、大電流に対応するために、表面側に多数のＦＥＴセル９が所定の形状とピッチでマトリクス状に形成され、ＦＥＴセル９には、ゲート電極１０とソース電極１１が接続されている。 - 特許庁

In the power conversion apparatus, at least some of plural switching elements (Su, Sv, Sw, Sx, Sy, and Sz) are made normally-on switching elements so as to form a reflux path 14 which returns a current within a motor 3, even if the gate driving circuit of the plural switching elements (Su, Sv, Sw, Sx, Sy, and Sz) stops.例文帳に追加

複数のスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のゲート駆動回路が停止した状態でもモータ（3）内の電流を還流する還流経路（14）を形成するように、上記複数のスイッチング素子（Su,Sv,Sw,Sx,Sy,Sz）のうち少なくとも一部をノーマリオン型のスイッチング素子にする。 - 特許庁

When the gate voltage of the transistor M3 is switched from "L" to "H", the potential of the external connection terminal P1 in a pulled-up state is reduced to allow the enable signal En to become "H", a resistance-current conversion circuit 1 thereby starts to operate, and the switch signal SW becomes "H".例文帳に追加

トランジスタＭ３のゲート電圧を“Ｌ”から“Ｈ”に切り替えたときは、プルアップされていた外部接続端子Ｐ１の電位が低下してイネーブル信号Ｅｎが“Ｈ”となり、これにより抵抗−電流変換回路１が動作開始し、スイッチ信号ＳＷが“Ｈ”となる。 - 特許庁

The heating element 32 is supplied with a high frequency AC current by a pulse generator 45 generating a high frequency pulse signal, and an AND gate circuit 44 determining the logical product of a strobe signal designating heat generation of the heating element 32 and the high frequency pulse signal.例文帳に追加

発熱素子３２には、高周波パルス信号を発生するパルス発生器４５と、発熱素子３２の発熱を指示するストローブ信号と高周波パルス信号との論理積を求めるＡＮＤゲート回路４４とにより、高周波の交流電流が流される。 - 特許庁

The third MOSFET is an enhancement type P-channel MOSFET with one terminal connected to the current source 10, with the other terminal connected to the fixed voltage terminal, and with the gate connected to a connection point N between the first transistor M1 and the second transistor M2.例文帳に追加

第３ＭＯＳＦＥＴは、その一端が電流源１０と接続され、その他端が固定電圧端子と接続され、かつそのゲートが第１トランジスタＭ１と第２トランジスタＭ２の接続点Ｎ１と接続されたエンハンスメント型のＰチャンネルＭＯＳＦＥＴである。 - 特許庁

The transistor 14 has a drain and a source respectively connected with the anode and a cathode of the semiconductor light emitting device 11 and a gate connected via the transistor 15 with a lead pin P2 serving as an input terminal of a modulation signal for modulating the bias current.例文帳に追加

トランジスタ１４は、半導体発光素子１１のアノード及びカソードのそれぞれに接続されたドレイン及びソースと、バイアス電流を変調するための変調信号の入力端子であるリードピンＰ２にトランジスタ１５を介して接続されたゲートとを有する。 - 特許庁

As the LDD area is formed each at both sides of each gate layer, the leakage current of the polysilicon TFT is controlled to a minimum level, the registration problem in the photolithography is eliminated, and the length of the LDD area is symmetrized accurately.例文帳に追加

よって、各ゲート層の両側にそれぞれＬＤＤ領域が形成できるため、ポリシリコンＴＦＴのリーク電流を極めて低いものにできる上、フォトリソグラフィにおける重ね合わせの問題も無くなって、ＬＤＤ領域の長さが精度良く対称となる。 - 特許庁

The impurity concentration of a source region 17 and a drain region 18 of a TFT 10 is set between 2×10^18 cm^-3 and 2×10^19 cm^-3, whereby off-leak current of the TFT 10 can be sufficiently reduced even in a single gate structure.例文帳に追加

ＴＦＴ１０のソース領域１７及びドレイン領域１８の不純物濃度を２×１０^１８［ｃｍ^−３］以上かつ２×１０^１９［ｃｍ^−３］以下とすることにより、シングルゲート構造でもＴＦＴ１０のオフリーク電流を十分に低減できる。 - 特許庁

When charging is terminated during the charging conducted between vehicles, an ECU 300 of a power reception side vehicle 100 lowers a gate voltage of a switching element Q1 included in a converter 120, and thereby lowering the charge current from a power supply side vehicle 100A.例文帳に追加

車両間充電において、受電側車両１００のＥＣＵ３００は、充電を終了する際に、コンバータ１２０に含まれるスイッチング素子Ｑ１のゲート電圧を低下させることによって、給電側車両１００Ａからの充電電流を低下させる。 - 特許庁

The forward potential of the diode (D2) has negative temperature characteristics, and when the ambient temperature rises, the gate/source potential difference of the TR2 decreases and the current flowing to the Zener diode (D1) increases to perform temperature compensation for raising the output potential.例文帳に追加

ダイオード（Ｄ２）は、順方向電位が負の温度特性を持っているので、周囲温度が上昇するとＴＲ２のゲート／ソース間の電位差が小さくなって、ツェナーダイオード（Ｄ１）に流れる電流が増加し、出力電位を上昇させる温度補償が行われる。 - 特許庁

To provide a signal receiver circuit raising a voltage between a gate and a source for a MOS transistor in the signal receiver circuit by enhancing an input signal and being provided with a high drain-source current for balancing the duty cycle of the signal receiver circuit.例文帳に追加

入力信号を増大させて信号受信器回路中のＭＯＳトランジスターのゲート−ソース間の電圧を増加させ、信号受信器回路のデューティーサイクルを均衡化するために高いドレイン−ソース電流が提供される信号受信器回路を提供する。 - 特許庁

A current type power converter is provided with a plurality of switching legs having normally-on field effect transistors T1-T6, Q1-Q6, each of which is controlled by gate control devices CT1, CT2 in a rectifier module 20 and/or its inverter module.例文帳に追加

整流器モジュール２０及び／又はそのインバータモジュールにおいて、各々がゲート制御装置ＣＴ１，ＣＴ２により制御されるノーマリー・オン電界効果トランジスタＴ１−Ｔ６，Ｑ１−Ｑ６を有する複数のスイッチングレッグを備える、電流型パワー・コンバータに関する。 - 特許庁

In the circuit simulator, the impact ionization current Iii of a field effect transistor is calculated based on a drain transverse electric field E_d calculation formula in which a saturated source-drain voltage V_dsat is given by a function of a source-gate voltage V_gs and a source-drain voltage V_ds.例文帳に追加

飽和ソース−ドレイン電圧Ｖ_ｄｓａｔがソース−ゲート電圧Ｖ_ｇｓおよびソース−ドレイン電圧Ｖ_ｄｓの関数にて与えられたドレイン横方向電界Ｅ_ｄの計算式に基づいて電界効果トランジスタのインパクトイオン化電流Ｉｉｉを計算する。 - 特許庁

Thus, the light detection information corresponding to a variation amount of gate voltage of the detection signal-outputting transistor T5 by a current flowing in the sensor switch-serving element T10 in the off state of the sensor switch-serving element T10 is output to the light detection line.例文帳に追加

そしてセンサ・スイッチ兼用素子Ｔ１０のオフ状態で該センサ・スイッチ兼用素子に流れる電流による検出信号出力用トランジスタＴ５のゲート電圧の変動分に応じた光検出情報を光検出線に出力するようにする。 - 特許庁

In the charge/discharge control circuit, a constant current circuit serving as an intermediate terminal disconnection detection circuit is provided to a terminal to which secondary batteries are connected, and includes a depletion type metal oxide semiconductor (MOS) transistor and a resistor connected between a gate terminal and a source terminal of the depletion type MOS transistor.例文帳に追加

充放電制御回路の２次電池が接続される端子に設けられた中間端子はずれ検出回路の定電流回路を、デプレッション型ＭＯＳトランジスタと、デプレッション型ＭＯＳトランジスタのゲート端子とソース端子間に接続した抵抗とで構成する。 - 特許庁

Next, the current meeting a gate voltage of a drive TFT 24 is passed from the power source line PVDD to an organic EL element 32 by setting the control lines ES and WS at an H level and turning the write TFT 22 and the selection TFT 20 off and turning the the control TFT 30 on.例文帳に追加

次に、制御ラインＥＳ、ＷＳをＨレベルとして、書き込みＴＦＴ２２、選択ＴＦＴ２０をオフし、制御ＴＦＴ３０をオンして、電源ラインＰＶＤＤから有機ＥＬ素子３２に駆動ＴＦＴ２４のゲート電圧に応じた電流を流す。 - 特許庁

An on-state resistance of a P channel MOSFET 12 is used for a shunt-resistance of a current control circuit 11 and a temperature characteristics correction circuit 15 composed of a series circuit of an emitter resistance 13 and a CrSi resistance 14 is connected to the gate of the MOSFET 12.例文帳に追加

電流制御回路１１のシャント抵抗にＰチャネルＭＯＳＦＥＴ１２のオン抵抗を利用し、そのＦＥＴ１２のゲートに、エミッタ抵抗１３とＣｒＳｉ抵抗１４との直列回路で構成される温度特性補正回路１５を接続する。 - 特許庁

An AND gate 19 nullifies the output when a count of a counter circuit 18 amounts to a predetermined value or more, so that even if a detection signal of a current I1 is input from a fail detecting circuit 10, a fail signal IGf is not output during predetermined time or more.例文帳に追加

ＡＮＤゲート１９は、カウンタ回路１８によるカウント回数が所定回数以上になると出力を無効化し、フェイル検出回路１０から電流Ｉ１の検出信号を入力したとしてもフェイル信号ＩＧｆを所定時間以上出力しない。 - 特許庁

Quantity of a current flowing from one source/drain diffusion region to the other source/drain diffusion region upon application of a voltage to the gate electrode 3 can be varied depending on the quantity of charges held in the charge holding section consisting of the charge storage film 23 and the fine particles 10.例文帳に追加

蓄電体膜２３と微粒子１０とからなる電荷保持部に保持された電荷の多寡により、ゲート電極３に電圧を印加した際の一方のソース／ドレイン拡散領域から他方の上記ソース／ドレイン拡散領域に流れる電流量を変化させ得る。 - 特許庁

Since the impurity concentration of the drain region 14b can be kept certainly higher than the one of a drain region formed under a first spacer film in relation to a conventional stack-gate type EEPROM memory cell, the resistance value of the drain region 14b is so reduced as to obtain a stable saturation current in the case of the reading operation of a data.例文帳に追加

従来のスタックゲート型のＥＥＰＲＯＭのメモリセルに係る第１のスペーサ膜下のドレイン領域よりも不純物濃度を高く確保できるため、その抵抗値が下がり、データの読み出し動作の際に安定した飽和電流を得ることができる。 - 特許庁

Accordingly, by forming the barrier metal film from a substance having large oxidation resistance, the oxidation of the barrier metal film during subsequent heat treatment process in the semiconductor device is prevented in an oxygen environment, and deterioration properties of the gate electrode and current leakage phenomenon are prevented.例文帳に追加

従って、バリア金属膜を耐酸化性の大きい物質で形成することで、酸素雰囲気の中で半導体装置の後続熱処理工程中のバリア金属膜の酸化を防止し、ゲート電極の劣化特性及び電流漏れ現象を防止することができる。 - 特許庁

The potential at the contact portion of the gate electrode of the driving transistor Dr-Tr with the holding capacitor Cs is changed by a resonant current flowing in the resonant circuit, then, the threshold voltage of the driving transistor Dr-Tr is stored in a writing capacitor Cw.例文帳に追加

この共振回路に流れる共振による電流により駆動用トランジスタＤｒ−Ｔｒのゲート電極と保持容量Ｃｓの接続部分の電位を変化させ書込容量Ｃｗに駆動用トランジスタＤｒ−Ｔｒの閾値電圧を記憶する。 - 特許庁

In a detector 20 included in a VPP generating circuit of a DRAM, an external power source potential VCC is given to a gate of a N channel MOS transistor 28 for restricting a through current of an inverter 33 outputting an inverse signal of an output signal ϕC of a comparator 32.例文帳に追加

ＤＲＡＭのＶＰＰ発生回路に含まれるディテクタ２０において、コンパレータ３２の出力信号φＣの反転信号を出力するインバータ３３の貫通電流制限用のＮチャネルＭＯＳトランジスタ２８のゲートに外部電源電位ＶＣＣを与える。 - 特許庁

In a drive transistor Tr2, a gate G receives forward bias that is a positive polarity, with reference to the source S by a signal potential held in the holding capacitance C1, and current Ids, flowing between the source and the drain according to the forward bias, is caused to flow to a load device EL.例文帳に追加

ドライブトランジスタＴｒ２は、ゲートＧが保持容量Ｃ１に保持された信号電位によってソースＳ基準で正極性となる順バイアスを受け、且つ順バイアスに応じてソース／ドレイン間に流れる電流Ｉｄｓで負荷素子ＥＬに通電する。 - 特許庁

The transistor T2 operates on/off according to a control signal applied to a scanning line WSn-k which is temporally preceding to the current line and preliminarily sets the gate of the drive transistor Td at a reference potential prior to sampling the video signal.例文帳に追加

このトランジスタＴ２は、当該行よりも時間的に先行する行の走査線ＷＳｎ−ｋに印加される制御信号によってオンオフ動作して、映像信号のサンプリングに先立ってドライブトランジスタＴｄのゲートをあらかじめ基準の電位に設定する。 - 特許庁

In the sensing transistor, its source is connected to each of the data input/output line and the complementary data input/output line, its gate and its drain are connected to mutually intersecting, and current difference between the data input/output line and the complementary data input/ output line is sensed and amplified.例文帳に追加

センシングトランジスタはデータ入出力ラインと相補データ入出力ラインとのそれぞれにそのソースが連結され、そのゲートとドレインとが互いに交差接続され、データ入出力ラインと相補データ入出力ラインとの電流差を感知増幅する。 - 特許庁

Quantum dots 11 on the upper layer have a tunnel coupling shape showing a nonlinear current-voltage characteristic with the adjoining quantum dots, and receive inputs of initial data/bias currents 3, and are coupled with the lower layer quantum dots 12 to have a gate function having a time constant.例文帳に追加

上の層の量子ドット１１は隣接する量子ドットと非線形の電流−電圧特性を示すトンネル結合で、初期データ／バイアス電流３の入力を受け、下の層の量子ドット１２とは時定数を持ったゲート機能を持つ結合をしている。 - 特許庁

To provide a junction field-effect transistor and a manufacturing method thereof, that can achieve low on-resistance, high maximum drain current, lineality with high transmitting gain, and a shorter gate, without the need for two kinds of positive and negative power sources.例文帳に追加

正と負の２種類の電源を用いないでも、低いオン抵抗、高い最大ドレイン電流および伝達利得の高いリニアリティを得ることができ、しかも短ゲート長化を図ることができる接合型電界効果トランジスタおよびその製造方法を提供する。 - 特許庁