「gate-current」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

An IGBT (Insulated Gate Bipolar Transistor), in which a reversely conductive diode is incorporated in a driving element for supplying a light emission current, and an IGBT, in which a diode having a reverse stop function is incorporated in a driving element for recovering/charging power are mounted on a driving circuit of the plasma display device.例文帳に追加

プラズマディスプレイ装置の駆動回路において、発光電流を供給する駆動素子に逆導通するダイオードを内蔵したＩＧＢＴを、電力を回収・充電する駆動素子に逆阻止機能を有するダイオードを内蔵したＩＧＢＴを搭載する。 - 特許庁

After that, the control wiring Pi is made Low and the potential wiring Ui is made to potential Vc to make the voltage of a capacitor C1, namely, the gate-source voltage of the driving TFT vary, and thereby the control wiring Ri is made to Low for making a driving current flow through an organic EL;EL.例文帳に追加

その後、制御配線ＰｉをＬｏｗとして電位配線Ｕｉを電位ＶｃとしてコンデンサＣ１の電圧すなわち駆動用ＴＦＴのゲート・ソース間電圧を変化させ、制御配線ＲｉをＬｏｗとして有機ＥＬ：ＥＬに駆動電流を流す。 - 特許庁

A control device CON opens and closes a switch SW in accordance with the size of the load current of an inverter, the resistant value of the gate resistor of IGBT is changed over, and a degree of one hand of the suppressions of the surge voltage of an element and the switching loss is enhanced by the changeover.例文帳に追加

制御装置ＣＯＮは、インバータの負荷電流の大小に応じてスイッチＳＷを開閉し、ＩＧＢＴのゲート抵抗の抵抗値を切り替え、この切り替えで素子のサージ電圧の抑制とスイッチング損失の抑制の一方の度合いを高める。 - 特許庁

A configuration capable of directly detecting the voltage Vout generated at the gate terminal of the MOS transistor can be set which widens the range of the output voltage as compared to a method or the like for converting an output voltage into a current by being connected to a load resistance.例文帳に追加

ＭＯＳトランジスタのゲート端子に発生する電圧Ｖｏｕｔを直接検出する構成とすることができるため、負荷抵抗を接続して出力電圧を電流に変換する方法などと比べ、出力電圧の範囲を大きくすることができる。 - 特許庁

A diode D1, a resistance R2, and a coil L1 as an inductance element are connected in series as a current supply circuit between power lines on the input side of the slow start circuit, and one end on the resistance R2 side of the coil L1 is connected to the gate of the TR Q2.例文帳に追加

スロースタート回路の入力側の電力ライン間に電流供給回路としてのダイオードＤ１と抵抗Ｒ２とインダクタンス素子としてのコイルＬ１を直列に接続し、コイルＬ１の抵抗Ｒ２側の一端をトランジスタＱ２のゲートに接続する。 - 特許庁

In the electro-optical device, a capacitor for charge storage is provided between a source electrode and a gate electrode of a driving transistor, which is between power sources, so that the driving transistor can control a driving current even when the electro-optical element is connected to the source side of the driving transistor.例文帳に追加

電気光学装置は、電源間であって駆動トランジスタのソース電極とゲート電極との間に電荷保持用のキャパシタを設けて、電気光学素子が駆動トランジスタのソース側に接続されても駆動トランジスタが駆動電流を制御できるようにした。 - 特許庁

When it enters in a sleep mode, the system reduces a power supply voltage, which is applied to an integrated circuit, to a low voltage level, and at this point, the voltage level is low fully for offering the low leak gate current but is high fully for maintaining the condition of the integrated circuit.例文帳に追加

スリープモードに入るときに、このシステムは、集積回路に印加される電源電圧を低電圧レベルまで低減し、ここで、この低電圧レベルは、低ゲート漏れ電流を提供するだけ十分に低いが、集積回路の状態を維持するだけ十分に高い。 - 特許庁

There, a signal in the same frequency as the carrier frequency can be obtained as a gate signal to control an inverter 12, and in the switching of the inverter 12, it becomes possible to prevent a large neutral point current from being generated by reducing the period when all are on or off.例文帳に追加

そこで、インバータ１２制御用のゲート信号として、キャリア周波数と同様周波数の信号が得られ、インバータ１２のスイッチングにおいて、すべてオンまたはすべてオフという期間を減少して大きな中性点電流が発生することを防止できる。 - 特許庁

As shown by a manufacturing step chart in fig. 2 (b) to fig. 2 (h), a large difference does hot occur at the boundary of a semiconductor layer 4 and the second undercoat insulation film 3, and since step coverage is excellent, a gate leak current is not generated in a thin film transistor thus obtained.例文帳に追加

このため、図２（ｂ）〜（ｈ）の製造工程図に示す通り、半導体層４と第二アンダーコート絶縁膜３との境界部分において大きな段差が生じず、ステップカバレージが良好であるため、得られた薄膜トランジスタはゲートリーク電流を生じない。 - 特許庁

While at least one of a plurality of source signal lines is selected and the constant current is made to flow to the selected source signal line, the potential of the source signal line is output, and then the potential at the gate terminal of the driving transistor can be obtained.例文帳に追加

複数の前記ソース信号線１８から少なくとも１つのソース信号線を選択し、選択されたソース信号線に定電流を印加した状態で、ソース信号線の電位を出力することにより、駆動用トランジスタのゲート端子の電位を取得できる。 - 特許庁

To provide a polysilicon TFT of a multi-gate structure and its manufacturing method which controls a leakage current of the polysilicon TFT to a minimum level, avoids a problem of a registration in a photolithography, and symmetrizes the length of a LDD area accurately.例文帳に追加

ポリシリコンＴＦＴのリーク電流を最低限に抑えると共に、フォトリソグラフィにおける重ね合わせの問題を回避して、ＬＤＤ領域の長さを精度良く対称とできるマルチゲート構造のポリシリコンＴＦＴおよびその製造方法を提供する。 - 特許庁

To provide a high reliability semiconductor element which uses a film made of refractory metal, alloy made of refractory metal, silicide of refractory metal, and nitride of Ti, Ta, W, and Ti-W alloy, for a contact barrier layer, a gate electrode or the like, and reduces a leakage current of itself.例文帳に追加

高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。 - 特許庁

When TDDB test is performed while monitoring the gate current Ig, the TDDC test is performed using a data base containing Ig(n)>Ilim (first criterion), |dIg(n)/Ig(n)|>δ1 (second criterion), and a third criterion including |dIg(n-1)/Ig(n-1)|>δ2.例文帳に追加

ゲート電流Ｉｇのモニターを行ないながらＴＤＤＢ試験を行なう際に、Ｉｇ（ｎ）＞Ｉlim （第１のクライテリア）、｜ dＩg（ｎ）／Ｉg（ｎ）｜＞δ１（第２のクライテリア）、｜ dＩg（n-1）／Ｉg（n-1）｜＞δ２などを含む第３のクライテリアとを格納したデータベースを用いてＴＤＤＢ試験を行なう。 - 特許庁

In the driving method, by controlling the gate-source potential of the drive TFT 106 in the signal writing period by a differential amplifier 114, the potential of the current signal line 103 is made equal to the potential of the second feeder line 102 in the image display period.例文帳に追加

この駆動方法において、差動増幅器１１４により信号書込み期間に駆動ＴＦＴ１０６のゲートソース間電位を制御することにより、電流信号線１０３の電位を画像表示期間における第２の給電線１０２の電位と等しくする。 - 特許庁

To provide a schottky tunnel barrier transistor, capable of minimizing leakage current due to the damage of the gate sidewall of a Schottky tunnel barrier transistor that uses a Schottky tunnel barrier formed naturally in joining of a semiconductor and a metal, as a tunnel barrier.例文帳に追加

半導体と金属との接合時に自然に形成されるショットキートンネル障壁をトンネル障壁として用いたショットキー障壁トンネルトランジスタのゲート側壁の損傷によるリーク電流を最小化するショットキー障壁トンネルトランジスタ及びその製造方法を提供する。 - 特許庁

The reduction in size of the element and a decrease in the leakage current are made compatible by connecting gate electrodes 15 of the plurality of thin film transistors therebetween only by a region 13b in which an impurity is implanted in a low concentration in a polycrystal semiconductor thin film used for an active layer.例文帳に追加

複数個の薄膜トランジスタのゲート電極１５間を、活性層に用いる多結晶半導体薄膜に不純物を低濃度に注入した領域１３ｂのみで接続することにより素子サイズの縮小とリーク電流の減少を両立させる。 - 特許庁

A gate driver circuit 12a selects first to (n)th (n: the largest number among pixel rows) pixel rows of a display screen 22 in sequence in synchronism with a horizontal synchronizing signal (HD), and applies a program current (voltage) from a source driver circuit 14 to the selected pixel rows.例文帳に追加

ゲートドライバ回路１２ａは、水平同期信号（ＨＤ）に同期して表示画面２２の１番目の画素行からｎ（ｎは画素行の最大値）番目の画素行を順次選択し、ソースドライバ回路１４からのプログラム電流（電圧）を選択された画素行に印加する。 - 特許庁

To provide a current mode type input logic gate circuit which can lower minimum power supply voltage without sacrificing rapidity and operates at lower voltage (e.g., ≤1 V), a latch circuit, a flip-flop circuit, a frequency dividing circuit and a portable terminal provided with them.例文帳に追加

高速性を犠牲にせずに最小電源電圧を下げることができ、より低電圧（例えば１Ｖ以下）で動作する電流モード型の入力論理ゲート回路、ラッチ回路、フリップフロップ回路、分周回路、及びそれらを備えた携帯端末を提供する。 - 特許庁

To provide an electric characteristic evaluation device and an electric characteristic evaluation method capable of determining simply the electric characteristic of a transistor 1 to be measured by evaluating the surface electron state of the transistor 1 to be measured from a gate current-voltage characteristic.例文帳に追加

ゲート電流−電圧特性から被測定トランジスタ１の表面電子状態を評価することにより、被測定トランジスタ１の電気特性を簡便に判定することが可能な、電気特性評価装置および電気特性評価方法を提供する。 - 特許庁

The size of each transistor configuring the current mirror circuits 12 and 14 is adjusted, and predetermined currents are set as the value of currents running when a voltage between the gate/source of the transistor 20 is equal to a threshold, and the reset potential of a photoelectric converting part is applied to the input of the transistor 20.例文帳に追加

カレントミラー回路１２、１４を構成する各トランジスタのサイズを調整し、所定の電流をトランジスタ２０のゲート−ソース間の電圧が閾値に等しいときに流れる値に設定し、トランジスタ２０の入力に光電変換部のリセット電位を印加する。 - 特許庁

To provide a transistor and its manufacturing method which prevents a leakage current of the source/drain in the LOCOS or shallow trench isolation(STI) process, improves the refresh characteristics of DRAM to avoid damaging a gate oxide film, and reduces the reverse narrow width effect, junction L/C and GOI to improve the characteristics of the transistor, thereby improving the characteristics and the yield of the element.例文帳に追加

ロコス（LOCOS）工程やエス・ティー・アイ（Shallow Trench Isolation：STI）工程時にソース／ドレインの漏洩電流（leakage current）発生を防ぎ、DRAMのリフレッシュ（Refresh）特性を向上させてゲート酸化膜の損傷を防ぎ、逆狭小幅効果（reverse narrow width effect）、接合Ｌ／Ｃ及びGOIを減少させてトランジスタの特性を向上させるため、素子の特性及び収率を向上させることが可能な、トランジスタ及びその製造方法を提供する。 - 特許庁

A control circuit 6 continuously supplies an electric power to a load 5 by controlling a load on each set through switching of the gate signal of each current control switch of DC-DC convertors 7a, 7b-7n which are connected in parallel, and controls a distribution ratio of the current control switch according to the output voltage of the load 5.例文帳に追加

この課題解決のため、本発明は、並列接続されたＤＣ−ＤＣコンバータ７ａ，７ｂ，…７ｎ各電流制御スイッチのゲート信号を切り替えることにより、各組の負担負荷を制御しながら負荷５に連続的に電力を供給し、かつ負荷５の出力電圧に応じた電流制御スイッチの流通比を制御する制御回路６としたものである。 - 特許庁

The capacitor element C and the switching elements operate so that, when a current is supplied from the drive circuit 11 to the OLED, a voltage difference between the gate terminal and the source terminal of the D-TFT is a sum of the threshold voltage of the driving transistor and a voltage determined from the voltage of the drain terminal of the driving transistor and the control voltage during a current setting period.例文帳に追加

容量素子Ｃと複数のスイッチ素子は、駆動回路１１がＯＬＥＤへ電流を供給する時に、Ｄ−ＴＦＴのゲート端子とソース端子との電圧差を、駆動用トランジスタの電流設定期間におけるドレイン端子の電圧とデータ線から供給される制御電圧とから決定される電圧と、駆動用トランジスタのしきい値電圧とを加えた電圧とする。 - 特許庁

Therefore, since a gate and a cathode need to be short-circuited to reduce the current between an anode and a cathode to a retention current or lower for turning off a normal thyristor, the cathode to be grounded is set to be the photothyristor 17 for use in a floating state, thus increasing the degree of freedom in circuit design and the application range of control output.例文帳に追加

したがって、通常のサイリスタではＯＦＦさせるのにアノード−カソード間の電流を保持電流以下にするためにゲート−カソード間を短絡する必要があることから接地されるカソードを、前記フォトサイリスタ１７とすることでフローティング状態で使用することができ、これによって回路設計の自由度および制御出力の適用範囲を拡大することができる。 - 特許庁

The light emitting device has a thin film transistor comprising a semiconductor layer having a source, drain and channel regions and a gate electrode, an insulating film disposed on the gate electrode, and a light emitting element on the insulating film, wherein the thin film transistor and a current supply line are electrically connected by a connection wire disposed on the insulating film and made of the same material as a first electrode.例文帳に追加

ソース、ドレインおよびチャネル領域を有する半導体層と、ゲート電極とを有する薄膜トランジスタと、ゲート電極上に設けられた絶縁膜と、絶縁膜上の発光素子とを有する発光装置であって、絶縁膜上に設けられた、第１の電極と同一材料でなる接続配線によって、薄膜トランジスタと電流供給線との電気的な接続をとることを特徴とする。 - 特許庁

The operational amplifier 100 comprises a differential amplifier 110 having a differential transistor pair which is supplied with an input voltage and an output voltage to the gate and a current source transistor creating the sum of drain currents of the differential transistor pair and amplifying the difference between the input voltage and the output voltage, and a drive transistor having a gate controlled based on the voltage at the output node of the differential amplifier to create an output voltage.例文帳に追加

演算増幅器１００は、入力電圧及び出力電圧がゲートに供給される差動トランジスタ対と、差動トランジスタ対のドレイン電流の和を生成する電流源トランジスタとを有し、入力電圧及び出力電圧の差分を増幅する差動増幅器１１０と、差動増幅器の出力ノードの電圧に基づいてゲート制御され出力電圧として生成する駆動トランジスタとを含む。 - 特許庁

The transistor 100 in one embodiment includes: a graphene film 10 which has a conductor region 10a and a semiconductor region 10b where atoms are bonded to a surface, and functions as a channel; and a gate electrode 12 formed on the graphene film 10 with a gate insulating film 11 interposed, wherein a tunnel current of a Schottky junction that is formed by the conductor region 10a and semiconductor region 10b is used for switching operation.例文帳に追加

本発明の一態様に係るトランジスタ１００は、導体領域１０ａと表面に原子が結合した半導体領域１０ｂとを有し、チャネルとして機能するグラフェン膜１０と、グラフェン膜１０上にゲート絶縁膜１１を介して形成されたゲート電極１２と、を有し、導体領域１０ａと半導体領域１０ｂが形成するショットキー接合のトンネル電流をスイッチング動作に用いる。 - 特許庁

The control circuit 8 generates a dead time correction signal based on a target current value and a PWM signal for controlling the switching element in the inverter unit 6, and generates a gate pulse for controlling the inverters 6-2 and 6-3 using an additive output of the dead time correction signal and the PWM signal.例文帳に追加

制御回路８は、目標電流値とインバータユニット６内のスイッチング素子を制御するＰＷＭ信号に基づいてデッドタイム補正信号を生成するとともに、デッドタイム補正信号とＰＷＭ信号の加算出力を用いてインバータ６−２，６−３を制御するゲートパルスを生成する。 - 特許庁

When a P channel MOS transistor Q100 is turned on, the gate of an N channel MOS transistor Q200 is dropped to a ground level and a throughput current preventing transistor 3 (an N channel MOS transistor Q300) is provided to turn off the transistor Q200.例文帳に追加

ＰチャネルＭＯＳトランジスタＱ１００がオン状態のときにＮチャネルＭＯＳトランジスタＱ２００のゲートを接地レベルに落とし、これによってＮチャネルＭＯＳトランジスタＱ２００をオフ状態にする貫通電流防止用トランジスタ３（ＮチャネルＭＯＳトランジスタＱ３００）を設ける。 - 特許庁

The characteristics related to current drive capabilities of a first switching transistor Tr1 and a second switching transistor Tr2, serially connected between a data line 16 and the gate electrode of a third transistor Tr3 for driving a diode 12 are differentiated from each other.例文帳に追加

ダイオード１２を駆動する駆動用の第３のトランジスタＴｒ３のゲート電極およびデータ線１６の間に設けられた互いに直列に接続されたスイッチング用の第１のトランジスタＴｒ１および第２のトランジスタＴｒ２の電流駆動能力に関連する特性を互いに異ならせる。 - 特許庁

An inverter 2 is subjected to switching driving by a gate signal being delivered from a PWM generator 6, a driving torque for accelerating/decelerating a vehicle is generated from the motor 1 by controlling a current being fed from the inverter 2 to the motor 1, and an electromagnetic sound is generated from the motor 1 (and the inverter 2).例文帳に追加

PWM生成器６から出力されるゲート信号によってインバータ２をスイッチング駆動し、インバータ２からモータ１に供給される電流を制御して車両を加減速する駆動トルクをモータ１で発生させるとともに、モータ１（およびインバータ２）で電磁音を発生させる。 - 特許庁

In a composite-resonance converter, a self-exciting type is used for a primary-side voltage-resonance converter, and a control voltage variably controlled according to the level of a secondary-side direct-current output voltage is applied to a gate electrode of a MOSFET for a constant-voltage control.例文帳に追加

複合共振形コンバータの一次側電圧共振形コンバータとしては自励式としたうえで、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対しては、二次側直流出力電圧のレベルに応じて可変制御される制御電圧を印加するようにする。 - 特許庁

In a user terminal 10 which the user possesses, a route being actually used by the user is identified based on a current position of the user identified by station discrimination information of an automatic ticket gate device 30, from among route information acquired beforehand from a route information retrieval device 20.例文帳に追加

利用者が所持する利用者端末１０において、予め経路情報検索装置２０から取得した経路情報の中から、自動改札装置３０の駅識別情報により特定された利用者の現在位置に基づいて、利用者が実際に利用している経路を特定する。 - 特許庁

To provide a thin film transistor (TFT) substrate, excellent in reliability and off-state current property, with a TFT realizing a thin film for a gate insulating film that is effective in voltage reduction of operation voltage, etc., and its manufacturing method, a semiconductor device and a liquid crystal display having the same.例文帳に追加

信頼性及びオフ電流特性に優れ、動作電圧の低電圧化等に有効なゲート絶縁膜の薄膜化を実現することができる薄膜トランジスタを備えた薄膜トランジスタ基板、その製造方法、並びに、それを備える半導体装置及び液晶表示装置を提供する。 - 特許庁

To provide an organic semiconductor thin-film transistor and a manufacturing method for the organic semiconductor thin-film transistor in which pentacene crystal axis misalignment at the source electrode end and the drain electrode end, which is an essential problem of an organic semiconductor thin-film transistor of a bottom gate/bottom contact type, is eliminated and hole current can be increased.例文帳に追加

ボトムゲート・ボトムコンタクト型の有機半導体薄膜トランジスタの本質的な課題であるソース電極端、ドレーン電極端でのペンタセン結晶軸不整合を解消し、正孔電流を増加させることのできる有機半導体薄膜トランジスタおよびその製造方法を得る。 - 特許庁

A forward type transformer 60 is employed in the gate drive circuit of an IGBT for switching motor current and a 15 V power supply TP common to all phases is fed to the primary of the transformer 60 from a control board and then chopped through a switching element 62 so that a plurality of power supplies are taken out from the secondary of the transformer 60.例文帳に追加

モータ電流開閉用のＩＧＢＴのゲート駆動回路にフォワード型のトランス６０を用い、トランス６０の１次側にコントロールボードから各相共通の１５Ｖ電源ＴＰを与え、これをスイッチング素子６２でチョッパして、トランス６０の２次側から複数の電源を取り出す。 - 特許庁

To provide a semiconductor device having a longitudinal transistor structure capable of making a channel length extremely short, increasing an on-current with a Si layer thickness made constant without varying a threshold, and dynamically varying the threshold by a back gate, and a manufacturing method of the semiconductor device.例文帳に追加

超短チャネル長化でき、Ｓｉ層厚一定によって閾値を変化させずにＯＮ電流を増加でき、さらにバックゲートにより閾値も動的に変更できる縦型トランジスタ構造を備えた半導体装置および半導体装置の製造方法を提供することを目的とする。 - 特許庁

To realize source drain diffusing layer by extremely shallow rectangular high concentration impurity distribution which cannot be realized in the conventional solid-phase growth with the liquid phase growth without giving any adverse effect on the gate electrode and also realize low power consumption, large current and high-speed operation of an ultra-fine semiconductor device.例文帳に追加

従来の固相成長では実現不可能な極浅矩形高濃度不純物分布によるソース・ドレイン拡散層をゲート電極に影響を及ぼすことなく液相成長により実現させ、超微細半導体装置の低消費電力、大電流化、および高速動作化を実現させる。 - 特許庁

That is, gates of a transistor M1 and a transistor M2 are mutually connected in common, the gate of the transistor M1 and drain are connected in common, the transistor M1 is grounded through a resistance R1, and a source of the transistor M2 is directly grounded to constitute a reverse wide mirror current mirror circuit.例文帳に追加

すなわち、トランジスタＭ１とトランジスタＭ２のゲートが互いに共通接続され、トランジスタＭ１のゲートとドレインは共通接続され、且つ、トランジスタＭ１は抵抗Ｒ１を介して接地され、トランジスタＭ２のソースは直接接地されて、逆ワイドラーカレントミラー回路を構成している。 - 特許庁

The electronic equipment receiving data through coil intermittently switches the induced current which passes in coil corresponding to magnetic field signal SDS transmitted from the outside at predetermined timing synchronized with the magnetic field signal SDS by P2 gate signal, and chopper-boosts induced voltage of coil (a voltage of output terminal O2).例文帳に追加

コイルを介してデータを受信する電子機器は、外部から送信された磁界信号ＳＤＳに応じてコイルに流れる誘導電流をＰ２ゲート信号により磁界信号ＳＤＳに同期した予め定めたタイミングで断続し、コイルの誘導電圧（出力端子Ｏ２の電圧）をチョッパ昇圧する。 - 特許庁

To obtain high picture quality of an active matrix EL device by making the gradations accurate by suppressing the variation of the gate-source voltage of a driving TFT caused by the OFF current of a switching TFT which inputs video signals to the pixels and the following luminance variation.例文帳に追加

アクティブマトリクス型ＥＬ表示装置において、画素にビデオ信号を取り込むスイッチング用ＴＦＴのＯＦＦ電流によって生じる、駆動用ＴＦＴのゲート・ソース間電圧が変化、およびそれによって生じる輝度ばらつきを抑え、階調を正しく出すことを課題とする。 - 特許庁

To provide a charge pump circuit capable of preventing a spike-like current occurring therein because of charging to premature start capacity in a short time when a rise or a fall in a gate control signal of MOS transistor with high capability leading to the premature start capacity or charge capacity is abrupt in the charge pump.例文帳に追加

チャージポンプ回路において、フライング容量、充電容量に繋がる能力の高いMOSトランジスタのゲート制御信号の立ち上がり、立ち下がりが急峻な場合、短時間にフライング容量に充電をするため、チャージポンプ回路にスパイク状の電流が発生する。 - 特許庁

A switch control unit 3 is connected to each gate terminal of four MOSFETs 41-44, and supplies the four MOSFETs 41-44 with control signals that alternately switch on the four MOSFETs 41-44 cyclically in every set so that the direction of conduction of an exciting current may alternate cyclically.例文帳に追加

スイッチ制御部３は、４つのＭＯＳＦＥＴ４１〜４４の各ゲート端子と接続され、励磁電流の導通方向が周期的に交互になるように、４つのＭＯＳＦＥＴ４１〜４４を、組ごとに、周期的に交互にオンする制御信号を４つのＭＯＳＦＥＴ４１〜４４に供給する。 - 特許庁

In the field effect transistor comprising gates each having a length of 10 nm or less and a conductive channel having a width maintained at 1/2 to 1/4 of the length of the gate so that the gates are disposed at least at two sides of the channel, a device having a complete depletion layer is formed without considering the off current.例文帳に追加

ゲート長さが１００ｎｍ以下で、導電チャネルの幅をゲート長さの１／２〜１／４に維持し、ゲートを導電チャネルの少なくとも２つの側部の上に配置した電界効果トランジスタにおいて、オフ電流を考慮することなく完全な空乏層を含むデバイスを形成する。 - 特許庁

Thus, even if the extended length L1 of the semiconductor layer 7 from the edge of the gate electrode 2 changes between shots, display defects such as uneven shot and luminance do not occur, because the TFT leakage current and transmittance of panel are almost constant.例文帳に追加

これにより、写真製版装置のアライメントズレによりゲート電極２からの半導体層７パターン延在量Ｌ１にショット間で差が生じても、光によるＴＦＴリーク電流やパネル透過率はほぼ一定であるため、ショットムラや輝度ムラ等の表示不良が発生しない。 - 特許庁