「gate-current」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

When a control circuit charges and discharges bit lines through the virtual power source node, the circuit charges and discharges bit lines by controlling gate voltage of the PMOS and the NMOS transistors to restrict a generated peak current.例文帳に追加

制御回路は、仮想電源ノードを通じてビットラインをチャージしたり、ディスチャージたりする時、発生するピーク電流を制限するために、ＰＭＯＳ及びＮＭＯＳトランジスタのゲート電圧を制御してビットラインをチャージしたり、ディスチャージしたりする。 - 特許庁

In another embodiment, the power supply has an adjustment circuit having a loop to feedback a current to a gate circuit to adjust and control the power converter preliminarily according to load fluctuation and adjusting the output of the power converter.例文帳に追加

代わりの実施例では、電源は、負荷変動に応じて電力変換器の前調整制御のためのゲート回路への電流帰還ループを有する電力変換器からの出力を調整するための調整回路を有する。 - 特許庁

To provide a flash memory device capable of preventing a shallow erase phenomenon of an unselected memory cell block due to leakage current of pass gate by supplying a positive bias voltage to a global word line at the time of erasing operation.例文帳に追加

消去動作の際にグローバルワードラインにポジティブのバイアス電圧を供給することにより、パスゲートの漏れ電流による選択されていないメモリセルブロックのシャローイレーズ現象を防止することが可能なフラッシュメモリ装置を提供する。 - 特許庁

Thus, ion implantation can be appropriately performed even by the side of the transfer gate or under the sidewall, pinning in the portions can be strengthened, a generation source of a dark current or the like is suppressed and noise mixed into a sensor can be reduced.例文帳に追加

これにより、転送ゲート脇やサイドウォール下にも適切にイオン注入を行うことができ、これらの部分におけるピニングを強化でき、暗電流などの発生源を抑え、センサに混入するノイズを低減することができる。 - 特許庁

An electric circuit comprises a set signal imparting section for imparting a set signal to gate electrodes of both a first transistor and a second transistor to set the first transistor and the second transistor into a conducted state in which a current can flow.例文帳に追加

電気回路が、第１トランジスタと第２トランジスタの両方のゲート電極にセット信号を付与し、前記第１トランジスタ及び前記第２トランジスタを電流が流れ得る導通状態に設定するセット信号付与部を備える。 - 特許庁

This switching power unit lowers the voltage of a drive signal to be inputted into the gate of a MOSFET 3 by lowering the supply voltage to a drive circuit 13, when there is little current flowing to a load resistor 11 by an internal power circuit 15.例文帳に追加

内部電源回路１５により負荷抵抗１１に流れる電流が少ない場合には、駆動回路１３への供給電圧を低くすることで前記ＭＯＳＦＥＴ３のゲートへ入力する駆動信号の電圧を低くする。 - 特許庁

To provide a semiconductor device for suppressing a leakage current, even when a negative voltage is applied to a gate pad formed on a semi-insulating substrate and a positive voltage is applied to a back electrode formed on the backside of the semi-insulating substrate.例文帳に追加

半絶縁性基板に形成されたゲートパッドにマイナスの電圧が印加され、半絶縁性基板の裏面に形成された裏面電極にプラスの電圧が印加されても、リーク電流を抑制できる半導体装置を提供する。 - 特許庁

If the voltage of the current limit value exceeds the source terminal voltage of the MOS transistor 17, the amplifier 9 cannot maintain the imaginary ground; a lower limit voltage that can be outputted is then applied to the gate terminals of the MOS transistors 16, 17.例文帳に追加

ただし電流制限値の電圧がＭＯＳトランジスタ１７のソース端子電圧を超えると増幅器９は仮想接地を維持できず、出力可能な下限電圧をＭＯＳトランジスタ１６，１７のゲート端子へ印加する。 - 特許庁

During a light emission period, the threshold voltage compensated driving current Iel is supplied to the light emitting element 11 because the first capacitive element C1 and the second capacitive element C2 are connected in series between a gate and a source of the driving transistor M1.例文帳に追加

そして、発光期間では、第１容量素子Ｃ１と第２容量素子Ｃ２と駆動トランジスタＭ１のゲートおよびソース間に直列に接続するので、閾値電圧を補償した駆動電流Ｉelが発光素子１１に供給される。 - 特許庁

To provide a semiconductor device which prevents increases of parasitic transistor performance, a leak current, and a capacity between a gate electrode and a source region and a drain region, and also to provide its manufacturing method.例文帳に追加

本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。 - 特許庁

Accordingly, the excessive injection of the free carrier (positive hole) from the gate region 9 is inhibited, and a large number of free carriers (electrons) can be injected from the source region 4, thus easily obtaining a desired DC signal current amplification factor.例文帳に追加

その結果、ゲート領域９からの自由キャリア（正孔）の過剰な注入を抑止し、ソース領域４から多量の自由キャリア（電子）を注入することができ、所望の直流信号電流増幅率を容易に得ることができる。 - 特許庁

To provide a CMOS image sensor using a practical pin photodiode and a charge transfer transistor, and to provide a gate structure of the charge transfer transistor having high charge transfer efficiency, excellent blooming control and low dark current.例文帳に追加

実用的なピンフォトダイオード及び電荷転送トランジスタを用いるＣＭＯＳイメージセンサを提供し、高い電荷転送効率、優れたブルーミング制御、及び低い暗電流を有する電荷転送トランジスタのゲート構造を提供すること。 - 特許庁

To provide a field emitting type cold cathode having a low emission threshold voltage and high current density and to provide a manufacturing method capable of producing it with a simple process, in a field emitting cold cathode having a gate and an emitter of a carbon film.例文帳に追加

ゲート、炭素膜のエミッタを有する電界放出型冷陰極において、エミッションしきい値電圧の低い、電流密度の高い電界放出型冷陰極とそれをより簡単なプロセスで作製できる製造方法を提供する。 - 特許庁

A collection electrode 19 collecting ions is connected to a gate terminal of a p-MOS type FET 181 via a rectifier diode 182, and direct current voltage is impressed to a drain terminal of the p-MOS type FET 181.例文帳に追加

イオンを捕集するための捕集電極１９は、整流用のダイオード１８２を介してｐ−ＭＯＳ型ＦＥＴ１８１のゲート端子に接続され、ｐ−ＭＯＳ型ＦＥＴ１８１のドレイン端子には直流電圧が印可される。 - 特許庁

In order to reduce the leakage current, the step discontinuities are back-filled with an insulating material such as silicon nitride (SiN), forming a flat surface relative to the source and drain regions, to enable the gate metal to be formed flat.例文帳に追加

リーク電流を低減するために、ステップ状不連続部は窒化ケイ素（ＳｉＮ）などの絶縁材料で埋め戻され、ソース及びドレイン領域に関して平坦な表面が形成され、ゲート金属を平坦に形成することを可能にする。 - 特許庁

To provide a semiconductor device which can be made very small without lowering driving force of a transistor and prevent junction leakage current increase between a gate electrode and a source electrode in a dynamic threshold performance transistor (DTMOS).例文帳に追加

動的閾値動作トランジスタ（ＤＴＭＯＳ）において、トランジスタの駆動力を低下させることなく微細化させると共に、ゲート電極とソース電極との間の接合リーク電流増大を防止できる半導体装置を提供する。 - 特許庁

In particular, the above setting is applied to a transistor where a larger drive current flows at a low grayscale in an analog switch having a transfer gate structure for selectively supplying a signal according to luminance information to each pixel circuit in one column.例文帳に追加

特に、同一列の各画素回路に選択的に輝度情報に応じた信号を供給するトランスファーゲート構成のアナログスイッチについて、低階調時により多くの動作電流が流れる方のトランジスタに適用する。 - 特許庁

Thus, since a plurality of channels 21 is formed between the source electrodes 17 and the drain electrodes 18, the overall length of the channel width is significantly extended, compared with the length of a movable gate 15, and a large drain current can be taken out.例文帳に追加

ソース電極１７とドレイン電極１８との間に形成されるチャネル２１も複数となって、可動ゲート１５の長さと比較して、チャネル幅の全長が大幅に長くなり、大きなドレイン電流が取り出せるようになる。 - 特許庁

Thus, reduction in CET characteristic and current leakage caused by a chemical reaction between the gate oxide film and the metal layers of the semiconductor device are prevented, and thereby an insulating characteristic of the semiconductor device can be improved.例文帳に追加

これにより、半導体素子のゲート酸化膜と金属層間の化学的な反応により発生するＣＥＴ特性の低下および電流の漏れなどを防止することで半導体素子の絶縁特性を向上させることができる。 - 特許庁

To provide a TFT, in which gate-voltage vs. drain-current characteristics degradation caused by localized self-heating or hot carriers is prevented, and an active matrix substrate and an optoelectronic apparatus using the TFT.例文帳に追加

局部的な自己発熱やホットキャリアに起因するゲート電圧−ドレイン電流特性の劣化を防止することができるＴＦＴおよびこのＴＦＴを用いて構成したアクティブマトリクス基板並びに電気光学装置を提供することにある。 - 特許庁

In the circuit simulation of the electrostatic breakdown protective circuit including a MOSFET, a current amplification factor is altered in response to a gate voltage of the MOSFET in the description 1 of device characteristics of a parasitic bipolar transistor of the MOSFET.例文帳に追加

ＭＯＳＦＥＴを有する静電破壊保護回路の回路シミュレーションにおいて、ＭＯＳＦＥＴの寄生バイポーラトランジスタの素子特性記述１のうち、ＭＯＳＦＥＴのゲート電圧に応じて電流増幅率を変更する。 - 特許庁

To provide a gate voltage controller for a voltage-type inverter, capable of correcting an error of a mean output voltage due to a dead time without using a current detector for detecting the output value of the inverter device.例文帳に追加

インバータ装置の出力電流を検出する電流検出器を用いることなくデッドタイムに起因する平均出力電圧の誤差を補正することができる電圧形インバータのゲート電圧制御装置を提供する。 - 特許庁

Concretely, the potential level on the low-potential side provided to the gate and the potential level of the power line are changed on the basis of a corresponding color of the light emitting element when a transistor which controls current supplied to the light emitting element is a p-channel type.例文帳に追加

具体的には、発光素子への電流の供給を制御するトランジスタがｐチャネル型の場合、ゲートに与えられる低電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

Conversely, the potential level on the high-potential side provided to the gate and the potential level of the power line are changed on the basis of a corresponding color of the light emitting element when the transistor which controls current supplied to the light emitting element is an n-channel type.例文帳に追加

逆に発光素子への電流の供給を制御するトランジスタがｎチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

The gate voltage of the drive transistor is temporality reduced by applying the second driving voltage, and the drain-source voltage of the sampling transistor is reduced when the signal line has the threshold correction reference voltage, and accordingly, the leakage current is suppressed.例文帳に追加

第２の駆動電圧によって、駆動トランジスタのゲート電圧を一時的に下げ、信号線が閾値補正基準電圧となっているときの、サンプリングトランジスタのドレイン・ソース間電圧を小さくすることで、リーク電流を抑制する。 - 特許庁

By inputting the drain voltage (DC bias voltage) of an MOS transistor M5 and the input AC voltage signal -Vin to the gate of an MOS transistor M2, the MOS transistor M2 turns into the AC current source of the MOS transistor M1.例文帳に追加

ＭＯＳトランジスタＭ２のゲートに、ＭＯＳトランジスタＭ５のドレイン電圧（直流バイアス電圧）と入力交流電圧信号−Ｖｉｎが入力されることにより、ＭＯＳトランジスタＭ２は、ＭＯＳトランジスタＭ１の交流電流源となる。 - 特許庁

Digital signals stored in the storage circuits of the respective pixels are sequentially converted into analog signals by the D/A conversion circuits, and they are inputted to a capacitor of a corresponding pixel and a gate electrode of TFT for current control.例文帳に追加

なお、各画素の記憶回路に記憶されたデジタル信号は、順に前記Ｄ／Ａ変換回路によってアナログ信号に変換され、対応する１画素のコンデンサおよび電流制御用ＴＦＴのゲート電極に入力される。 - 特許庁

In order to secure a current to flow in the bit line BL [i] connected to the drain of the twin memory cell (i), the gate voltage BS0 of a bit line selection transistor 217A arranged at half way is set to 4.5 V being high voltage.例文帳に追加

このとき、ツインメモリセル（ｉ）のドレインに接続されたビット線ＢＬ［ｉ］に流れる電流を確保するために、その途中にあるビット線選択トランジスタ２１７Ａのゲート電圧ＢＳ０を高電圧である４．５Ｖに設定する。 - 特許庁

When the transistor controlling the supply of the current to the light emitting element is an n-channel type, on the other hand, the level of a higher potential supplied to the gate and the level of the potential of the power supply line are made different by colors of corresponding light emitting elements.例文帳に追加

逆に発光素子への電流の供給を制御するトランジスタがｎチャネル型の場合、ゲートに与えられる高電位側の電位の高さと、前記電源線の電位の高さとを、対応する発光素子の色毎に変える。 - 特許庁

The surface of the gate insulating film 120 is thus surface-treated by means of the nitride gas, thereby preventing leakage current from occurring in the active layer A by light and further improving the display quality of the image.例文帳に追加

このように、ゲート絶縁膜１２０の表面を窒化ガスを利用して表面処理することにより、光によって活性層Ａで漏洩電流が発生することを防止して、画像の表示品質をより向上させることができる。 - 特許庁

To provide a semiconductor device which is modified so that a gate electric-field concentration in the end parts of a channel is reduced, reduction in the threshold at the operation of a MOSFET is suppressed, and reduction in a leakage current can be contrived.例文帳に追加

チャネル端部でのゲート電界集中が低減され、ＭＯＳＦＥＴ動作時のしきい値低下が抑えられ、リーク電流の低減を図ることができるように改良された半導体装置を提供することを主要な目的とする。 - 特許庁

A semiconductor device serving as a HEMT111 includes, on its upper surface, a current collapse suppression film constituted of rod-shaped molecules 163 having their longitudinal axes aligned in the direction for coupling a gate electrode 153 and a drain electrode 155.例文帳に追加

ＨＥＭＴ１１１として機能する半導体装置は、上面に、ゲート電極１５３とドレイン電極１５５とを結ぶ方向に長軸方向が揃えられた棒状分子１６３から構成される電流コラプス抑制膜を備える。 - 特許庁

By forming an insulation film having a multilayer structure wherein metal oxides having a high permittivity are laminated, the gate insulation equivalent to a silicon oxide film in terms of a silicon oxide can be formed in a very small thickness of less than 3 nm, while suppressing the leakage current.例文帳に追加

さらに、高誘電率の金属酸化物を積層した多層構造絶縁膜を形成し、酸化珪素に換算した等価的なゲート絶縁膜を、リーク電流を抑制しながら３ｎｍ未満に薄くすることが可能となった。 - 特許庁

To provide the protection circuit of a power MOSFET in which high-frequency pulse driving is enabled, a switching loss is reduced and a gate current, after overheat shielding operation, is also reduced, and the power MOSFET with built-in protection circuit having the protection circuit.例文帳に追加

高周波パルス駆動が可能でスイッチング損失が小さく、過熱遮断動作後のゲート電流も小さい、パワーＭＯＳＦＥＴの保護回路ならびに保護回路を有する保護回路内蔵パワーＭＯＳＦＥＴを提供する。 - 特許庁

Further, a constant-current circuit 12 which has a diode (D2) inserted as a temperature compensating element between a TR2 and the source (S) and gate(G) of the TR2, between the input power (Vin) and the cathode side of the Zener diode D1.例文帳に追加

また、入力電源（Ｖｉｎ）とツェナーダイオード（Ｄ１）のカソード側との間には、ＴＲ２とそのＴＲ２のソース（Ｓ）／ゲート（Ｇ）間に温度補償用素子としてのダイオード（Ｄ２）を挿入した定電流回路１２を具備している。 - 特許庁

The circuit of the second MESFET 21 is configured, such that a current Id is made to flow between both terminals via a metal/semiconductor Shottky contact with a gate G as one terminal and the source S and the drain D as another terminal.例文帳に追加

この第２のＭＥＳＦＥＴ２１は、ゲートＧを一端とし、ソースＳ及びドレインＤを他端として、電流Ｉｄが、金属・半導体ショットキー接触を介してこれら両端の間を流れるように回路構成されている。 - 特許庁

During the IDDQ test, a signal CUTP is set at an L-level, and a signal CUTN is set at an H-level, and when 0V is applied to each gate of FETs 11, 13, FETs 11, 12, 13 are switched off, and a bias current flowing in an operation amplifier 1 is cut off.例文帳に追加

ＩＤＤＱテスト時に、信号ＣＵＴＰをＬレベル、信号ＣＵＴＮをＨレベルとし、ＦＥＴ１１、１３のゲートに０Ｖを与えると、ＦＥＴ１１、１２、１３がオフとなり、オペアンプ１に流れるバイアス電流が遮断される。 - 特許庁

A voltage to be obtained by a drain current of the FET (M61) is fed back to the gate of the FET (M63), and the variations of the threshold voltage of the FET (M61) is detected by an FET (M64) equally connected to the FET (M63).例文帳に追加

ＦＥＴ（Ｍ61）のドレイン電流により得られる電圧をＦＥＴ（Ｍ63）のゲートに帰還するとともに、このＦＥＴ（Ｍ63）と等しく接続されたＦＥＴ（Ｍ64）により、ＦＥＴ（Ｍ61）のスレッショールド電圧のばらつきを検出する。 - 特許庁

On the other side, the discharge of the charge accumulated in the gate at turn-off of the N-channel MOSFET transistor Tr_u- is performed via a third resistor R7, whereby it regulates di/dt of a turn-off current thereby reducing spike noise.例文帳に追加

一方、ＮチャンネルＭＯＳＦＥＴトランジスタＴｒ_ｕ−のターンオフの際のゲートに蓄積した電荷の放電は第３の抵抗Ｒ７を介して行なうことで、ターンオフ電流のｄｉ／ｄｔを規制してスパイクノイズを低減する。 - 特許庁

The double quantum bits expressed by the state of electrical discharging of two Cooper's pair box are combined with a single electron transistor to detect the shift of gate voltage due to current flowing through the transistor according to the state of the electrical discharge.例文帳に追加

２つのクーパー対箱の電荷状態によってあらわされる二重量子ビットを単電子トランジスタに結合して、当該単電子トランジスタに、電荷状態に応じて流れる電流によるゲート電圧のシフトを検出する。 - 特許庁

To provide a power amplifier and an MMIC therewith which can suppress a rapid drop in drain current just after a transition of power applied to a gate of an amplifying transistor from a high level to a low level.例文帳に追加

本発明は、増幅用トランジスタのゲートに印加される電力が高電力から低電力に遷移した直後のドレイン電流の急減を抑制できる電力増幅器とそれを用いたＭＭＩＣを提供することを目的とする。 - 特許庁

An on-off switching circuit of the discharge transistor 11 comprises an OR circuit 12 and a NOT circuit 4 to thereby invert a logical sum signal produced by summing an output voltage Ve and a control voltage Va of a current driver 10, and controls the on-off switching of the gate discharge transistor 2.例文帳に追加

放電トランジスタ断続回路１１は、OR回路１２とNOT回路４とにより構成され、電流ドライバ１０の出力電圧Veと制御電圧Vaとの論理和信号を反転してゲート放電トランジスタ２を断続制御する。 - 特許庁

Similarly, when a current is applied to the MOSFET 6, a transistor 39 is turned on and the potential of an output terminal of a driving circuit 11 is reduced to near the potential of the power supply line 3, thus, a gate driving signal SG2 is in a state of off-driving signal.例文帳に追加

同様に、ＭＯＳＦＥＴ６に電流が流れると、トランジスタ３９がオンして駆動回路１１の出力端子を電源線３の電位付近にまで引き下げるので、ゲート駆動信号ＳG2はオフ駆動の信号状態となる。 - 特許庁

Furthermore, a p-type stopper layer 64, whose conductivity type is reverse to that of an epitaxial layer 62, is diffused into the surface of the epitaxial layer 62 near a gap between the tips of the gate extension parts 67a of transistors 10 and 20, to shut off a leakage current nearly completely.例文帳に追加

さらに、両トランジスタ１０と２０のゲート延在部６７ａの先端間の隙間付近のエピタキシャル層６２の表面にストッパ層６４をそれとは逆のｐ型で拡散して漏れ電流をほぼ完全に遮断する。 - 特許庁

To provide a load driving device capable of reducing spurious radiant noise because of switching control of an output transistor and preventing generation of a through current because of gate floating of the output transistor.例文帳に追加

本発明は、出力トランジスタのスイッチング制御に伴う不要輻射ノイズを低減するとともに、出力トランジスタのゲート浮きに起因する貫通電流の発生を防止することが可能な負荷駆動装置を提供することを目的とする。 - 特許庁