「gate-current」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

As nucleic acid strand (111) passes through opening (118) which serves as the gate electrode region, the charge representative of a nucleic acid base (adenine, thymine, guanine, or cytosine) modifies the current flowing between source (106) and drain (104) via channel (119) by modifying the electric field therebetween and is measured by ammeter (114).例文帳に追加

核酸鎖（１１１）がゲート電極領域となる開口部（１１８）を通過すると、核酸塩基（アデニン、チミン、グアニン、またはシトシン）を表す電荷が、チャネル（１１９）を介してソース（１０６）およびドレイン（１０４）間を流れる電流をその間の電界を変えることによって変え、電流計（１１４）によって測定される。 - 特許庁

In the voltage comparator 1 having a hysterisis characteristic by mismatching the active loads M3 and M4 of a differential amplifier 11 by an active load mismatching circuit 12, a bias circuit 15 supplying a bias voltage VB to the gate of a transistor M7 constituting the constant current source of the differential amplifier 11 is arranged.例文帳に追加

差動増幅器１１の能動負荷Ｍ３，Ｍ４を能動負荷不整合化回路１２によって不整合化させることによってヒステリシス特性をもたせた電圧比較器１において、差動増幅器１１の定電流源を構成するトランジスタＭ７のゲートにバイアス電圧ＶＢを供給するバイアス回路１５を設ける。 - 特許庁

Consequently, even when a signal with a large amplitude which causes the operation state of the transistor Qamp to change between the unsaturated operation and saturated operation is inputted to an input terminal Tin to cause the gate current of the transistor Qamp to greatly vary, the transistor Tamp can be made to operate at a desired bias point.例文帳に追加

これにより、トランジスタＱａｍｐの動作状態を非飽和動作と飽和動作との間で変化させるような大振幅の信号が入力端子Ｔｉｎに入力されて、トランジスタＱａｍｐのゲート電流が大きく変動する場合でも、トランジスタＱａｍｐを所望のバイアス点で動作させることが可能になる。 - 特許庁

In a source ground amplifier circuit 20A at the poststage of a differential amplifier circuit 10, a P-channel field effect transistor 23 is interposed between an N-channel field effect transistor 21 where an output signal V2 of the differential amplifier circuit 10 is applied to a gate and a P-channel field effect transistor 22 as the constant current load.例文帳に追加

差動増幅回路１０の後段のソース接地増幅回路２０Ａにおいて、差動増幅回路１０の出力信号Ｖ２がゲートに与えられるＮチャネル電界効果トランジスタ２１と、その定電流負荷としてのＰチャネル電界効果トランジスタ２２との間にはＰチャネル電界効果トランジスタ２３が介挿されている。 - 特許庁

Then, when the passage through the exit gate of the toll road is reported from the ETC on-vehicle unit 6 (c1 and d1), or when the current position on a toll road registered in the map data is calculated (b1), the limit only to the toll road of the road to be map matched is canceled and the automatic route resetting processing is restarted.例文帳に追加

そして、その後、ＥＴＣ車載機６から有料道路の出口ゲート通過が通知されるか（ｃ１、ｄ１）、地図データに登録された有料道路上の現在位置が算出されると（ｂ１）、マップマッチング対象道路の有料道路のみへの制限を解除し、自動再ルート設定処理を再開する。 - 特許庁

Opposite excess signals are supplied through each capacitor to each gate of the TR 66 and TR 42 according to the transition of the signal A1 and the complementary signal A2, and temporary current change is generated, and the charging and discharging of the capacitative load of each output node of the first circuit and the second circuit is quickened so that an output through- rate can be improved.例文帳に追加

信号Ａ_１、相補信号Ａ_２の遷移に応じてＴＲ６６、ＴＲ４２の各ゲートに各コンデンサを経て相反する過度信号が供給され、一時的電流変化を生じ第１回路、第２回路の各出力ノードの容量性負荷の充放電を高速化して出力スルーレートを改善する。 - 特許庁

A cell circuit 100 provided at an intersection of a scanning line 131 and a reading line 121 has a photodiode 112 in which a flowing current changes depending on an incident light amount, and a TFT 114 whose gate is connected to a cathode of the photodiode 112, whose source is connected to the scanning line 131, and whose drain is connected to the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

A first operating current I2 is supplied to the source connecting node of first and second CMOS transistors MN1 and MN3 of which the source sides are mutually connected, and input pulse signals PI and NI of common mode and reverse mode are applied to each of the gate nodes of the first and second CMOS transistors MN1 and MN3.例文帳に追加

互いにソース側が接続された第１及び第２のＣＭＯＳトランジスタＭＮ１，ＭＮ３のソース接続ノードに第１の動作電流Ｉ２を供給するとともに、上記第１及び第２のＣＭＯＳトランジスタＭＮ１，ＭＮ３の各ゲートノードに正相と逆相の入力パルス信号ＰＩ，ＮＩを与える。 - 特許庁

To provide a semiconductor device capable of avoiding the occurrence of an undesirable hump phenomenon by a response of drain current Id by gate voltage Vg by a parasitic transistor to be generated in an edge portion of an active region adjacent to an interface between an isolation region and the active region.例文帳に追加

素子分離領域と活性領域との界面に隣接した活性領域のエッジ部分に生じる寄生トランジスタによって、ゲート電圧Ｖｇによるドレイン電流Ｉｄの応答で好ましくないハンプ現象の発生を回避することができる半導体素子半導体素子及びその製造方法を提供する。 - 特許庁

To solve the problem that when a thin film transistor on the TFT substrate side of a liquid crystal display device is irradiated with back light, the light is repeatedly reflected between the source-drain electrode and gate electrode of a TFT while transmitted through an amorphous silicon semiconductor area to impinge on a front channel, thereby generating a light off-leak current in the TFT.例文帳に追加

液晶表示装置のＴＦＴ基板側の薄膜トランジスタにバックライト光が照射されると、ＴＦＴのソース・ドレイン電極とゲート電極との間で、アモルファスシリコン半導体領域を透過しながら多重反射し、フロントチャネルに光が入射され、ＴＦＴに光オフリーク電流が発生する。 - 特許庁

For the period in which the nondisplay part of the image display part is driven at display mode switching in two screen display, the vertical stripe suppression circuit controls the image display signal control circuit and the timing signal generating circuit, suppresses the current output capacity of the source driver, and always suspends supply of the scanning selection voltage from the gate driver.例文帳に追加

二画面表示での表示モード切換時に非表示部分の画像表示部の期間を駆動するときに、縦スジ抑制回路により画像表示信号制御回路とタイミング信号発生回路を制御し、ソースドライバの出力電流能力を抑制し、ゲートドライバからの走査選択電圧の供給を常時停止する。 - 特許庁

A plurality of display pixels PX which are arranged in matrix have a self-luminous element 16, a driving transistor 22 which controls the amount of a current made to flow to the self-luminous element according to a video signal, and a switch 24 which is composed of a thin-film transistor and connected between the gate and the drain of a driving transistor 22.例文帳に追加

マトリクス状に配列された複数の表示画素ＰＸは、自己発光素子１６、自己発光素子に流れる電流量を映像信号に応じて制御する駆動トランジスタ２２、および薄膜トランジスタにより形成され駆動トランジスタのゲート、ドレイン間に接続されたスイッチ２４をそれぞれ有している。 - 特許庁

It is designed that the write time is about 10 μs and the leakage current of the junction in writing is approximate 100 ns, therefore, the energy necessary for writing is reduced up to 5 pJ, that is, reduced to 1/100 or less, compared with a writing energy used in implantation of channel hot electron of the customary stacked gate type memory.例文帳に追加

書込み時間はおおよそ１０μｓ、書込み動作時の前記接合の漏洩電流は１００ｎＡ程度に設計できるため、書込みに要するエネルギーは５ｐＪまで低減され、従来のスタックド・ゲート型メモリセルのチャンネルホットエレクトロン注入を用いた書込みのエネルギーに比較して１／１００以下に低減できる。 - 特許庁

When an input is given to terminals A1-A4 and up/down is switched, a conventionally greater switching voltage is converted into a small current change of 0-10 μA in this embodiment and a gate level change in the MP1, 2; MN1, 2 is remarkably reduced to about 500 mV resulting in decreasing noise.例文帳に追加

入力が端子Ａ１〜Ａ４にあり、ｕｐ−ｄｏｗｎの切替が行なわれる場合に、従来の大きかつた切替電圧が本形態では０〜１０μＡの小電流変化に転換され、ＭＰ１、２；ＭＮ１、２のゲートも電位変化は５００ｍＶ程度と、大巾に低減され、従ってノイズも低減される。 - 特許庁

To solve the problem that, in an inverter amplifier constituted of field effect transistors, since an amplification factor is made worse by gate voltage variation in a field effect transistor that is a constant current source and voltage variation is mixed via a DC bias electric wire in multi-stage connection, adverse influences are exerted each other and desired performance can not be obtained.例文帳に追加

電界効果型トランジスタで構成されるインバータアンプは、定電流源である電界効果型トランジスタのゲート電圧変動により増幅率が悪化し、多段接続時には直流バイアス電線を介して電圧変動が混合するため互いに悪影響を及ぼし合い、所定の性能が得られない。 - 特許庁

A shirt circuit localizer 510 determines the presence of occurrence of closed-circuit failure and also localizes which of the inside and the outside of the inverter the shirt circuit section is on, based on the detected values during gate break of temperature sensors 247, 257 attached to a rotary electric machine (motor generator) and current sensors 241, 242, 251, 252 inside the inverter.例文帳に追加

短絡部位特定部５１０は、回転電機（モータジェネレータ）に取り付けられた温度センサ２４７，２５７およびインバータ内部の電流センサ２４１，２４２，２５１，２５２のゲート遮断中の検出値に基づいて、短絡故障の発生有無を判定するとともに、短絡部位がインバータ内部／外部のいずれであるかの特定を行なう。 - 特許庁

Furthermore, control circuits 14-16 for detecting the short circuit current of the DC power supply E and interrupting a control signal being inputted to VinX terminal, VinY terminal and VinZ terminal are connected with the transistors Tr4-6 having series circuits of capacitors C4-C6 and resistors R1-R3 connected between the gate and emitter.例文帳に追加

また、直流電源Ｅの短絡電流を検出して、ＶｉｎＸ端子、ＶｉｎＹ端子、ＶｉｎＺ端子に入力される制御信号の出力を遮断する制御回路１４〜１６を、ゲート−エミッタ間にコンデンサＣ４〜Ｃ６、抵抗Ｒ１〜Ｒ３からなる直列回路を接続したトランジスタＴｒ４〜６に接続する。 - 特許庁

The gate drive circuit 28 has a feedback circuit 33 for feeding a feedback signal showing current flowing in a resonance load circuit 26, an inductor 40 for connecting the feedback signal to a control connection point 32 and a first bilateral voltage clamp 42 connected between a common connection point 24 and the control connection point 32.例文帳に追加

ゲート駆動回路は、共振負荷回路（２６）の電流を表す帰還信号を供給する帰還回路（３３）と、帰還信号を制御接続点（３２）に結合するインダクタ（４０）と、共通接続点（２４）と制御接続点との間に接続された第１の両方向電圧クランプ（４２）とを有する。 - 特許庁

To provide an active matrix type organic light-emitting display device capable of correcting luminous efficiency different for each color of an organic light-emitting diode, and voltage-current characteristics, and reducing variation in voltage change between the gate electrode and source electrode of a drive transistor accompanying potential change of the anode of the organic light emitting diode.例文帳に追加

有機発光ダイオードの色毎に異なる発光効率や電圧-電流特性を補正することができ、有機発光ダイオードの陽極の電位変化に伴う駆動トランジスタのゲート電極−ソース電極間の電圧の変化のばらつきを低減することができるアクティブマトリクス型有機発光表示装置を提供する。 - 特許庁

A high-speed A/D converting device 8 detects three-phase gate signals Pu, Pv, Pw output from a voltage command PWM modulation device 3 and current response values IuRes, IvRes, IwRes conducted to the synchronous machine 5 by a sampling frequency higher than a switching frequency of a reverse converter 4.例文帳に追加

高速Ａ／Ｄ変換手段８で、電圧指令ＰＷＭ変調手段３から出力される３相ゲート信号Ｐｕ、Ｐｖ、Ｐｗと、同期機５に導通される電流応答値ＩｕＲｅｓ、ＩｖＲｅｓ、ＩｗＲｅｓを、逆変換器４のスイッチング周波数よりも高いサンプリング周波数にて検出する。 - 特許庁

The sampling transistor Tr1 is turned on while the switching transistor Tr2 is turned on to receive and apply an off voltage from a signal line to the gate G of the drive transistor Trd and thus turn it off, thereby inhibiting the through current from flowing from a power source Vdd to the fixed potential Vss.例文帳に追加

サンプリング用トランジスタＴｒ１は、スイッチングトランジスタＴｒ２がオンするときに合わせてオンし、信号線ＳＬからオフ電圧を取り込んで駆動用トランジスタＴｒｄのゲートＧに印加してこれをオフし、以って電源Ｖｄｄから固定電位Ｖｓｓに向かって貫通電流が流れないようにする。 - 特許庁

This semiconductor integrated circuit is provided with a differential amplifier 12, a common level detection circuit 14 for detecting the common levels of the input signals A and B, and a bias generation circuit 16 for generating a bias voltage to be given to the gate terminal of a MOS transistor to be the constant current source of the differential amplifier 12 on the basis of the detected common levels.例文帳に追加

半導体集積回路は、差動増幅器１２、入力信号Ａ、Ｂのコモンレベルを検知するコモンレベル検知回路１４、および検知されたコモンレベルに基づき、差動増幅器１２の定電流源となるＭＯＳトランジスタのゲート端子に与えるべきバイアス電圧を発生するバイアス発生回路１６を備える。 - 特許庁

A drive controlling transistor T5 is inserted between the driver transistor T4 for applying a drive current corresponding to a gate potential Vg from a power supply PVdd to an organic electroluminescence element EL and the organic electroluminescence element EL and a short-circuiting transistor T3 is provided which controls whether or not the driver transistor T4 is to be diode-connected.例文帳に追加

ゲート電位Ｖｇに応じた駆動電流を電源ＰＶｄｄから有機ＥＬ素子ＥＬに流す駆動トランジスタＴ４と前記有機ＥＬ素子の間に駆動制御トランジスタＴ５を挿入配置するとともに、駆動トランジスタＴ４をダイオード接続するかを制御する短絡トランジスタＴ３を設ける。 - 特許庁

A cell circuit 100 provided at the intersecting points between the scanning line 131 and the reading line 121 includes a photodiode 112 in which the flowing current changes in accordance with amount of incident light and a TFT 114 which is connected at the gate thereof with the cathode of the photodiode 112, at the source thereof with the scanning line 131, and at the drain thereof with the reading line 121.例文帳に追加

走査線１３１と読出線１２１との交差部に設けられるセル回路１００は、入射光量に応じて流れる電流が変化するフォトダイオード１１２と、ゲートがフォトダイオード１１２のカソードに接続され、ソースが走査線１３１に接続され、ドレインが読出線１２１に接続されたＴＦＴ１１４とを有する。 - 特許庁

A transistor Q1 is connected between an output node N1 which outputs a bias voltage and a voltage supply line VDD and a transistor Q2 controls the gate voltage of the transistor Q1 to suppress variation in bias voltage corresponding to variation of a current outputted from the output node N1.例文帳に追加

バイアス電圧を出力する出力ノードＮ１と電圧供給線ＶＤＤとの間にトランジスタＱ１が接続されており、トランジスタＱ２によって、出力ノードＮ１から出力される電流の変化に応じたバイアス電圧の変化が抑制されるように、トランジスタＱ１のゲート電圧が制御される。 - 特許庁

Control circuits 11-13 for detecting the short circuit current of a DC power supply E flowing through transistors Tr1-6 and interrupting a control signal being inputted to VinU terminal, VinV terminal and VinW terminal are connected with the transistors Tr1-3 having capacitors C1-C3 connected between the gate and emitter.例文帳に追加

トランジスタＴｒ１〜６に流れる直流電源Ｅの短絡電流を検出して、ＶｉｎＵ端子、ＶｉｎＶ端子、ＶｉｎＷ端子に入力される制御信号の出力を遮断する制御回路１１〜１３を、ゲート−エミッタ間にコンデンサＣ１〜Ｃ３を接続したトランジスタＴｒ１〜３に接続する。 - 特許庁

In a resonance converter employing half-bridge coupling of switching elements in two transistor arrangement, a self-excited current resonance converter is employed on the primary and a control voltage variable, depending on the secondary DC output voltage level, is applied to the gate electrode of an MOS-FET for constant voltage control.例文帳に追加

２石構成のスイッチング素子のハーフブリッジ結合による共振形コンバータにおいて、一次側電流共振形コンバータとしては自励式とし、定電圧制御のために、ＭＯＳ−ＦＥＴのゲート電極に対して二次側直流出力電圧のレベルに応じて可変制御される制御電圧を印加する。 - 特許庁

In such a case, VTP is threshold voltage of the P channel MOS transistor 1, αp is operating voltage of the P channel MOS transistor 1, and βp is drain voltage needed to saturate drain current Idp when bias voltage (VTP+αp) is applied between the gate Gp and the source Sp of the P channel MOS transistor 1.例文帳に追加

ここで、ＶＴＰは、ＰチャンネルＭＯＳトランジスタ１の閾値電圧、αｐは、ＰチャンネルＭＯＳトランジスタ１の動作電圧、βｐはＰチャンネルＭＯＳトランジスタ１のゲートＧｐ・ソースＳｐ間にバイアス電圧（ＶＴＰ＋αｐ）が印加されているときにドレン電流Ｉｄｐが飽和するのに必要なドレン電圧である。 - 特許庁

The plate-like source electrode 50s and the plate-like gate electrode 50g are provided with a main-surface electrode connection 53 that is comprised of a first connection 54a and a second connection 54b with different thicknesses, thus processing large current for a short time as well as reducing the generation of chip cracks when mounting the semiconductor chip.例文帳に追加

かかる板状ソース電極５０ｓ、板状ゲート電極５０ｇは、その主面電極接続５３の構成を、厚さの異なる第１接続部５４ａ、第２接続部５４ｂから構成し、短時間での大電流の処理と、半導体チップの搭載に際してのチップクラックの発生の低減とを両立した構成とする。 - 特許庁

To provide an integrated small-size and high-performance drive circuit by enhancing a current drive capability of an element at an output stage of the drive circuit of a semiconductor insulated gate type switching element for power conversion to reduce the circuit size, and a small-size and high-performance power converter using the drive circuit.例文帳に追加

電力変換用の半導体絶縁ゲート型スイッチング素子の駆動回路の出力段の素子の電流駆動能力を高め小型化することで、駆動回路を集積化したより小型で高性能な駆動回路と、さらにこれを用いることでより小型で高性能な電力変換装置を提供する。 - 特許庁

By changing reset voltage in a reset period 361 in accordance with voltage applied to the source electrode of the transistor for driving, the gate-to-source voltage of the transistor for driving before starting characteristic correction is ensured to be high without depending on the gradation, and then the drain current is secured, thereby performing the cancellation of the threshold all over the gradation.例文帳に追加

駆動用トランジスタのソース電極に印加される電圧に応じて、リセット期間３６１におけるリセット電圧を変化させ、特性補正開始前の駆動用トランジスタのゲート−ソース間電圧を、階調によらず大きく取れるようにし、ドレイン電流を確保することで、閾値キャンセルを全階調にわたって行えるようにした。 - 特許庁

To enable a high electron mobility transistor to increase a gate voltage swing range by improving the scattering of a stress caused by a mismatched heterogeneous contact surface lattice, to cause a drain saturation current to produce a phenomenon of step-up increase, and further to generate a working area region of voltage-compliant multiple-stage extrinsic transconductance amplification.例文帳に追加

不均質接面格子ミスマッチによる応力の散乱を改善して、ゲート電圧振幅の範囲を増加し、また、ドレーン飽和電流に、ステップアップ増加する現象を起こさせ、更に、電圧順応性のある多段階外因相互コンダクタンス増幅ワーキング・エリア域の高電子移動度トランジスタを形成することを課題とする。 - 特許庁

The motor control circuit includes a drive signal generation circuit (22) which generates and outputs a gate signal for turning the switching elements (31u-31w, 31x-31z) of an inverter circuit (30) on/off based on the positional information of the rotor and a PWM command, and an overcurrent detection circuit (26) which detects a current flowing through the inverter circuit.例文帳に追加

モータ制御回路は、ロータの位置情報及びＰＷＭ指令に基づき、インバータ回路（３０）のスイッチング素子（３１ｕ〜３１ｗ、３１ｘ〜３１ｚ）をオン/オフするためのゲート信号を生成して出力する駆動信号生成回路（２２）と、インバータ回路に流れる電流を検出する過電流検出回路（２６）を備える。 - 特許庁

To provide a method for forming a semiconductor device having a fin structure which comprises a step of etching a silicon substrate with a recess gate mask, and performing a selective etching process on a device isolation film having a double oxide film structure with a rapid oxide film etching speed and a slow oxide film etching speed to form the fin structure, thereby simplifying the process and maximizing a current driving operation.例文帳に追加

リセスゲートマスクを利用してシリコン基板を食刻し食刻速度の速い酸化膜と、食刻速度の遅い酸化膜の二重酸化膜構造の素子分離膜に対し選択的食刻を行いフィン構造を形成することにより、工程を単純化し電流駆動能力を最大化する。 - 特許庁

In the semiconductor integrated circuit device which uses a MOS transistor T1 as a transistor for outputting large current, the source and drain of the transistor T1 are formed such that a plurality of source regions 1a and drain regions 1b surrounded by gate electrodes 2 are connected to each other in parallel.例文帳に追加

大電流を出力するためのトランジスタとしてＭＯＳ型のトランジスタＴ１を用いる半導体集積回路装置において、トランジスタＴ１のソース及びドレインは周囲をゲート電極２で囲まれた複数個のソース領域１ａ及びドレイン領域１ｂがそれぞれ並列に接続するようにして形成する。 - 特許庁

In the method of testing the semiconductor device to determine an interface state density of a MIS transistor formed on a semiconductor substrate 1 by using the charge pumping method, first, a value of a first current made to flow to the semiconductor substrate by applying a first measurement signal composed of continuous pulse waves to a gate of the MIS transistor is measured.例文帳に追加

チャージポンピング法を用いて、半導体基板上に形成されたＭＩＳ型トランジスタの界面準位密度を求める半導体装置の評価方法において、まず、パルス波が連続してなる第１の測定信号をＭＩＳ型トランジスタのゲートに印加して前記半導体基板に流れる第１の電流値を測定する。 - 特許庁

The base drive circuit of a main switching device 1 comprises a current detection circuit, consisting of a 2nd transistor 3 which detects a light load, a gate drive circuit consisting of a 1st transistor 2 which controls the on/off of the main switching device l and a multivibrator consisting of a 1st operational amplifier 26 and a 2nd operational amplifier 31, which are made to oscillate intermittently.例文帳に追加

主スイッチ素子１のベース駆動回路に、軽負荷を検出する第２のトランジスタ３より成る電流検出回路と、主スイッチ素子１をオン・オフ制御する第１のトランジスタ２より成るゲート駆動回路と、間欠的に発振させる第１のオペアンプと第２のオペアンプより成るマルチバイブレータとによって構成した。 - 特許庁

To provide an electro-optical apparatus and electronic equipment which can suppress the generation of an off-leak current by interrupting light entered from a direction parallel with a substrate into a channel area of a TFT and suppress the malfunction of the TFT by reducing capacity between a light shielding layer and a gate electrode line.例文帳に追加

基板に平行な方向からＴＦＴのチャネル領域に進入する光を遮って、オフリーク電流の発生を抑制することが可能であり、また、遮光層とゲート電極線との間の容量を低減させてＴＦＴの誤動作を抑制することが可能な電気光学装置及び電子機器を提供すること。 - 特許庁

The display device corrects irregularity of a transistor TR2 and sets gradation by setting a signal level of a signal line SIG after setting the threshold voltage of the transistor TR2 in the capacitor Cs2 for holding a signal level provided between gate sources of the transistor TR2 to the transistor TR2 driving by current the light emitting element 12.例文帳に追加

発光素子１２を電流駆動するトランジスタＴＲ２に対して、そのゲートソース間に設けられた信号レベル保持用のコンデンサＣｓ２にトランジスタＴＲ２のしきい値電圧を設定した後、信号線ＳＩＧの信号レベルを設定することにより、トランジスタＴＲ２のばらつきを補正して階調を設定する。 - 特許庁

This comparator consists of a constant current circuit 1, an input stage circuit 2, and an output stage circuit 3, the circuits 1, 2, 3 are connected between a VDD and a GND, and the input stage circuit 2 is provided with a gate signal input section 5 and an output signal transmission section 6 to reduce the power supply voltage.例文帳に追加

このコンパレータは定電流回路１と、入力段回路２と、出力段回路３とで構成され、これらの回路２が、ＶDDとＧＮＤの間に接続され、入力段回路２を構成するゲート信号入力部５と出力信号伝達部６を併設することで、電源電圧の低下を図る。 - 特許庁

The charge held by the hold capacitances 10 and 20 makes it possible to apply a voltage corresponding to the charge held by the hold capacitances 10 and 20 to a gate of an electric current control TFT 83 even during the period when a scanning signal is not provided to the pixel circuit 70G in one vertical scanning period.例文帳に追加

保持容量１０及び２０が保持する電荷によれば、１垂直走査期間において走査信号が画素回路７０Ｇに供給されていない期間においても、保持容量１０及び２０に保持された電荷に応じた電圧を電流制御ＴＦＴ８３のゲートに印加することが可能である。 - 特許庁

By removing an alignment error between the gate electrode 116 and the cathode layer 112 and preventing the residue during development of carbon nanotube paste from remaining, current leakage between electrodes, short circuit or diode emission or the like can be prevented, thereby providing electric field emission element where the electric field emission performance is improved.例文帳に追加

ゲート電極１１６と陰極層１１２との整列誤差を除去し、炭素ナノチューブのペーストを現像する際に残渣の残存を抑制することにより電極間の電流漏れ、短絡現象及びダイオードエミッション等が防止され、電界放出性能が向上された電界放出素子を提供することができる。 - 特許庁

An access transistor ATR in an MTJ memory cell, one of groups of transistors connected to the readout current path, is manufactured by using a semiconductor layer 205 formed on an insulating film 200 on a semiconductor substrate SUB, and includes impurity regions 110, 120, a gate region 130 and a body region 210.例文帳に追加

読出電流経路に接続されたトランジスタ群の１つである、ＭＴＪメモリセル中のアクセストランジスタＡＴＲは、半導体基板ＳＵＢ上の絶縁膜２００上に形成された半導体層２０５を用いて作製され、不純物領域１１０，１２０、ゲート領域１３０およびボディ領域２１０を含む。 - 特許庁

Further, the variable gain amplifier 1 comprises a gate potential control circuit 20 for controlling on/off-operations of the plurality of cascode stage transistors included in the respective cascode amplifiers Amps, and a base current control part 11 for controlling on/off-operations of the plurality of amplification stage transistors Q so as to turn on only one selected amplification stage transistor Q.例文帳に追加

さらに、各カスコード増幅器Ａｍｐに含まれる複数のカスコード段トランジスタＴのＯＮ／ＯＦＦ動作を制御するゲート電位制御回路２０と、選択された１つの増幅段トランジスタＱのみがＯＮとなるように、複数の増幅段トランジスタＱのＯＮ／ＯＦＦ動作を制御するベース電流制御部１１を備えている。 - 特許庁

More specifically, an on/off-switching section 51 for switching an input of a gate control signal to the switching elements Q11-Q14 is provided, and the switching elements Q11-Q14 are turned on/off selectively to exhibit optimal efficiency depending on the feedback current obtained by returning inputs to the switching elements Q11-Q14.例文帳に追加

具体的には、スイッチング素子Ｑ１１〜Ｑ１４のそれぞれに対するゲート駆動信号の入力の有無を切り替えるＯＮ／ＯＦＦ切り替え部５１を設け、スイッチング素子Ｑ１１〜Ｑ１４への入力を帰還させた帰還電流に応じて、スイッチング素子Ｑ１１〜Ｑ１４を最適効率になるように選択的にオン、オフさせる。 - 特許庁