「gate-current」に関連した英語例文の一覧と使い方(27ページ目) - Weblio英語例文検索

When the over voltage of a secondary power supply voltage VS is detected by an overvoltage detection and clamp circuit 5, the gate voltages of first and second transistors 1a and 1b in a current mirror circuit 1 are lowered by a current limiter circuit 4, and a secondary current flowing to the second transistor 1b is limited via an external resistor R10.例文帳に追加

過電圧検出およびクランプ回路５が二次側電源電圧ＶＳの過電圧を検出すると、電流制限回路４がカレントミラー回路１における第１、第２のトランジスタ１ａ、１ｂのゲート電圧を低下させ、外付け抵抗Ｒ１０を介して第２のトランジスタ１ｂに流れる二次側電流を制限する。 - 特許庁

Then, a low-voltage power source circuit supplies a start current from a low voltage source that occurs from the output of the driving winding L3 to the gate of a FET through the drive current control circuit, so that sufficient drive current is supplied to the FET and its oscillations are maintained stably, regardless of the size of a load.例文帳に追加

これにより、低電圧電圧源回路部が駆動巻線Ｌ３の出力から発生した低電圧源からの起動電流が駆動電流制御回路部を通して、ＦＥＴのゲートに供給されるため、ＦＥＴに十分な駆動電流が供給され、負荷の大小に拘らず、その発振を安定に維持する。 - 特許庁

A gate input capacitor of the MOSFET 2 is charged at first by a small current on a power MOSFET 2 on-command, and then is charged by a large current when the forward voltage of the diode 3 drops.例文帳に追加

パワーＭＯＳＦＥＴ２のオン指令に基づいて当初、小電流でパワーＭＯＳＦＥＴ２のゲート入力容量を充電し、ダイオード３での順方向電圧がなくなると、大電流でパワーＭＯＳＦＥＴ２のゲート入力容量を充電する。 - 特許庁

Since a part 5a of an gate insulation film 5 enters in a main-side source electrode film 4, a drain current path 7 is lengthened, and the wiring resistance value (Ra+Rb) of the main-side electrode film 4 in the drain current path 7 is increased.例文帳に追加

ゲート電極膜５の一部５ａがメイン側ソース電極膜４に入り込んでいるため、ドレイン電流経路７が長くなり、ドレイン電流経路７におけるメイン側ソース電極膜４の配線抵抗値（Ｒａ＋Ｒｂ）が大きくなる。 - 特許庁

To provide a push-pull amplifier which, without depending on the overdrive voltage, can increase the peak value of the gate voltage for the output transistor to a level still higher than the conventional one, and is capable of producing an output current with low consumption current that is higher than that available with conventional push-pull amplifiers.例文帳に追加

オーバードライブ電圧に依存することなく、出力トランジスタのゲート電圧のピーク値を従来よりも一層高いレベルにでき、低消費電流で従来のものより高い出力電流が可能なプッシュプル増幅器の提供 - 特許庁

A current from a data line DL is supplied to transistors L-TFT and D-TFT forming a current mirror circuit through TFT4 and TFT5, and a voltage between gate and source terminals of L-TFT and D-TFT is retained in a capacitor C.例文帳に追加

そして、ＴＦＴ４、５を介してデータ線ＤＬからの電流をカレントミラー回路を構成するＬ−ＴＦＴ及びＤ−ＴＦＴに供給し、Ｌ−ＴＦＴ及びＤ−ＴＦＴのゲート−ソース間電圧として容量Ｃに保持する。 - 特許庁

This non-volatile semiconductor memory is provided with a constant voltage generating means 20, sets gate voltage of a voltage restricting transistor 18 provided at a synthesis current path to constant voltage, and restricts a flowing current to a value, based on the constant voltage.例文帳に追加

この不揮発性半導体記憶装置において、定電圧発生手段２０を備え、合成電流経路に設けた電圧制限トランジスタ１８のゲート電圧を、定電圧に設定し、流れる電流を前記定電圧に基づく値に制限する。 - 特許庁

A current control transistor operating in a linear area is disposed serially with the driving transistor, and a video signal for transmitting a signal of emission or non-emission of the pixel is input to a gate of the current control transistor via a switching transistor.例文帳に追加

前記駆動用トランジスタと直列に線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号を前記電流制御用トランジスタのゲートに入力する。 - 特許庁

The control unit 13 that receives the control command controls a gate voltage VG of the charging MOS transistor 4, so as to cause the charge current ICHG of the charge current value selected by the CPU12 to flow in the charging MOS transistor 4.例文帳に追加

前記制御命令を受けた制御ユニット１３は、充電用ＭＯＳトランジスタ４に、ＣＰＵ１２によって選択された充電電流値の充電電流ＩＣＨＧが流れるように、充電用ＭＯＳトランジスタ４のゲート電圧ＶＧを制御する。 - 特許庁

Thus, the gate voltage control circuit detects drain current when non-input is detected as idling current, makes it match with the normal value and can automatically return the characteristic to an original one even if it is changed with the lapse of time.例文帳に追加

したがって、ゲート電圧制御回路は、無入力が検出されたときのドレイン電流をアイドリング電流として検出し、それを規定値に一致させ、時間の経過による変化があっても特性を自動的に元に戻すことができる。 - 特許庁

The voltage generation circuit has a resistor R1 connected to the ground level and an n-type MOS transistor T1 in which a reference voltage V1 generated by applying a constant current to the resistor R1 from a constant current source Io is input to the gate.例文帳に追加

その電圧発生回路は、接地電位に接続された抵抗Ｒ１と、定電流源Ｉｏから抵抗Ｒ１に定電流を流すことにより発生する基準電圧Ｖ１がゲートに入力されるｎ型ＭＯＳトランジスタＴ１とを有している。 - 特許庁

The intermediate stage circuit 200 includes floating constant current sources MP22 and MN22 connected to a node N1, a transistor MP23 in which a bias voltage is supplied to a gate, and a constant current source MP21 connected to the node N1 through the transistor MP23.例文帳に追加

中間段回路２００は、ノードＮ１に接続される浮遊定電流源ＭＰ２２及びＭＮ２２と、バイアス電圧がゲートに供給されるトランジスタＭＰ２３と、トランジスタＭＰ２３を介してノードＮ１に接続される定電流源ＭＰ２１とを備える。 - 特許庁

However, a small amount of current from current sources 111, 112 is always supplied to the transmission gate circuits 104, 106 in a way that post-stage latch circuits 108, 110 are not operable even for a period when the TRs Q3, Q6 are turned off.例文帳に追加

しかし電流源Ｉ１１、Ｉ１２による弱い電流が伝送ゲート回路１０４、１０６に常時供給されているため、トランジスターＱ３、Ｑ６がオフの期間でも後段のラッチ回路１０８、１１０を駆動しない程度に動作する。 - 特許庁

A charge and discharge control circuit has: a switching circuit that controls a gate of a bidirectional conduction type field effect transistor by an output of a control circuit that controls charge and discharge of a secondary battery; and two MOS transistors that prevent a charging current and a discharging current from counterflowing.例文帳に追加

二次電池の充放電を制御する制御回路の出力によって双方向導通型電界効果トランジスタのゲートを制御するスイッチ回路と、充電電流と放電電流の逆流を防止する２つのＭＯＳトランジスタを備える。 - 特許庁

When an AC power supply AC is connected, electricity is applied to a primary winding 51a of a transformer 51 and a diode bridge 563, electricity is applied to a capacitor 564, a trigger current is passed through a gate of a two way thyristor 561 by a charging current, and the two way thyristor 561 changes from OFF to ON.例文帳に追加

交流電源ACの接続時には、トランス51の１次巻線51aとダイオードブリッジ563に通電されてコンデンサ564に通電され、充電電流により双方向サイリスタ561のゲートにトリガ電流が流れ、双方向サイリスタ561がオフからオンに変わる。 - 特許庁

A control section 22 sets a lower limit value of a gate voltage Vgs in accordance with the value (drain current Ids) measured by the current monitor section 23 such that an on resistance of the switch element 10 remains equal to or lower than a prescribed value while the switch element 10 is on.例文帳に追加

制御部２２は、スイッチ素子１０がオンしている状態において、スイッチ素子１０のオン抵抗が規定値以下になるように電流モニタ部２３の計測値（ドレイン電流Ｉｄｓ）に応じてゲート電圧Ｖｇｓの下限値を設定する。 - 特許庁

In addition, a current controlling transistor which operates in a linear region is connected in series to the driving transistor, thus a video signal transmitting a light emission or non-emission of a pixel is inputted to the gate of the current controlling transistor through a switching transistor.例文帳に追加

また、前記駆動用トランジスタと直列に、線形領域で動作する電流制御用トランジスタを配し、スイッチング用トランジスタを介して画素の発光、非発光の信号を伝えるビデオ信号は前記電流制御用トランジスタのゲートに入力する。 - 特許庁

To provide a differential delay circuit and a DLL circuit in which an amplitude attenuation is not generated in an outputted clock waveform even if a gate voltage supplied to a transistor for the current control of the current control means approximates to the threshold Vth of the transistor.例文帳に追加

電流制御手段の電流制御用トランジスタに供給されるゲート電圧がトランジスタの閾値Ｖthに近づいても、出力されるクロック波形に振幅減衰が生じることのない差動遅延回路及びＤＬＬ回路を提供すること。 - 特許庁

A data read-out current Is flows in a current path passing through a selection memory cell formed through a data bus DB, a column selection gate CSG, a bit line BL and a reference voltage wiring SL installed between a data read- out circuit 52a and a read-out reference voltage Vss terminal.例文帳に追加

データ読出電流Ｉｓは、データ読出回路５２ａから読出基準電圧Ｖｓｓの間に、データバスＤＢ、コラム選択ゲートＣＳＧ、ビット線ＢＬ、基準電圧配線ＳＬを介して形成される、選択メモリセルを通過する電流経路を流れる。 - 特許庁

A photocurrent (electric signal) generated from a photodiode PD onto which a light is made incident changes a gate voltage of a MOS transistor(TR) T2, a current in response to the gate voltage flows to a capacitor C via the TR T2 to change a voltage at a connection node (a).例文帳に追加

フォトダイオードＰＤに入射されることによって発生する光電流（電気信号）によって、ＭＯＳトランジスタＴ２のゲート電圧を変化させ、このゲート電圧に応じた電流がトランジスタＴ２を介してキャパシタＣに流れ、接続ノードａの電圧が変遷する。 - 特許庁

By thus forming a deep source region and a deep drain region, current flow that would otherwise concentrate on a shallow part in the gate electrode becomes uniform throughout the trench portion to widen an effective gate width because of the concave and convex portions formed in the well.例文帳に追加

このように、ソース領域とドレイン領域を深く形成することで、ゲート電極部位で浅い部分に集中して流れていた電流がトレンチ部の全体に一様に流れるようになり、ウェルに形成された凹凸によって実効的なゲート幅が広がる。 - 特許庁

To prevent an electric current from flowing into a gate from a collector due to noise or the like during the period for which a terminal voltage (limiting voltage VL) of a DC voltage source 22l is being applied to a gate of a switching element S*# by turning on a charging switching element 24l.例文帳に追加

充電用スイッチング素子２４ｌをオン操作することで、直流電圧源２２ｌの端子電圧（制限用電圧ＶＬ）をスイッチング素子Ｓ＊＃のゲートに印加している期間において、ノイズ等によってコレクタ等からゲートへの電流の流れ込みが生じうること。 - 特許庁

Gate control transistors TA1-TE1 are connected so as to form a current path between a grounding terminal Dgnd and gates of the output transistors POA1-POE1 or between the gates of the two output transistors, and impart gate voltages to the output transistors.例文帳に追加

ゲート制御用トランジスタＴＡ１〜ＴＥ１は、接地端子Ｄｇｎｄと出力トランジスタＰＯＡ１〜ＰＯＥ１のゲートとの間、又は２つの出力トランジスタのゲートの間に電流経路を形成するように接続され、出力トランジスタにゲート電圧を与える。 - 特許庁

To provide a structure of a semiconductor device and a method therefor capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

An inspection circuit 50 for a semiconductor device inspects a semiconductor device 100 which has an insulation gate G, a first terminal S, and a second terminal D, and controls a current flowing between the first terminal and second terminal according to a voltage between the insulation gate and first terminal.例文帳に追加

半導体デバイスの検査回路５０は、絶縁ゲートＧと第１端子Ｓと第２端子Ｄとを有し、絶縁ゲートと第１端子との間の電圧に応じて第１端子と第２端子との間に流れる電流を制御する、半導体デバイス１００を検査する。 - 特許庁

When current I_U of U phase is supplied from a semiconductor switching element SWUH to a load 10, gate voltage is operated at first through a gate driver 106 such that the element SWUH is turned off and the neutral voltage V_MU is measured at the same time.例文帳に追加

例えば、負荷１０にＵ相の電流Ｉ_U が半導体スイッチング素子ＳＷＵＨから給電されている場合、先ず素子ＳＷＵＨがＯＦＦ状態になるように、ゲートドライバ１０６を介してそのゲート電圧を操作し、同時に中点電圧Ｖ_MUを測定する。 - 特許庁

In this case, a transistor M4 whose channel width and channel length has almost the same ratio as that of the transistor M3 is configured to switch the gain of the error amplifier VEA, and the gate and source of the transistor M4 are connected to the gate of the transistor M3 to configure the transistor M3 and a current mirror circuit.例文帳に追加

ここで、誤差増幅器ＶＥＡのゲインを切替えるために、トランジスタＭ３とチャネル幅とチャネル長の比がほぼ同じトランジスタＭ４を設け、トランジスタＭ３とカレントミラー回路を構成するように、トランジスタＭ４のゲートとソースをトランジスタＭ３のゲートに接続する。 - 特許庁

To provide a semiconductor integrated circuit for decreasing useless transition of an internal node when a switching transistor attached gate circuit in a selective multi-threshold (SMT) circuit is restored to an operating state and an excessive current instantaneously flowing by simultaneous switching of the switching transistor attached gate circuits.例文帳に追加

選択的マルチスレッショルド（ＳＭＴ）回路におけるスイッチ付きゲート回路の動作状態復帰の際の、内部ノードの無駄な遷移や、スイッチ付きゲート回路の同時スイッチングにより瞬時に流れる過大な電流を低減する半導体集積回路を提供する。 - 特許庁

When charging a capacitor C1 from a high voltage battery, a gate drive means transmits a first drive signal for directing conduction/non-conduction to the gate electrode of a switching means (MOSFET) that switches conduction/non-conduction of current in the capacitor C1 in transient state.例文帳に追加

高電圧バッテリからコンデンサＣ１に充電する際に、ゲート駆動手段は、過渡状態のコンデンサＣ１を流れる電流を導通／非導通するスイッチ手段（ＭＯＳＦＥＴ）のゲート電極に導通／非導通を指示する第１の駆動信号を送信する。 - 特許庁

As a result, the inverter control device is provided with a means for easily protecting the overcurrent of an overcurrent protection circuit that has been equipped conventionally since a turn-on speed can be varied by varying the gate resistance and gate voltage, and especially making slow the rising current when starting an inverter.例文帳に追加

その結果、ゲート抵抗とゲート電圧と可変させることでターンオン速度と可変させ、特にインバータ起動時に立ち上がり電流を緩くできるために、従来から備えられている過電流保護回路の過電流保護を容易にできる手段を備えている。 - 特許庁

To provide a nonvolatile semiconductor memory device, which can prevent malfunction caused by a leakage current and variations in characteristics and in manufacturing to reduce operating voltage by increasing a coupling capacity between a floating gate and a control gate, and a method of manufacturing the memory device.例文帳に追加

リーク電流による誤動作、特性のばらつき及び製造のばらつきを防止しながらフローティングゲートとコントロールゲートとの間の結合容量を増大させて動作電圧を下げることができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

The generated voltage is applied to the gate of the MOS transistor T4 by the negative electric charge and when a MOS transistor T5 is turned on, the output current is supplied to an output signal line 6 based on the voltage applied to the gate of the MOS transistor T4.例文帳に追加

この負の電荷によって、発生した電圧がＭＯＳトランジスタＴ４のゲートに印加され、ＭＯＳトランジスタＴ５がＯＮしたとき、このＭＯＳトランジスタＴ４のゲートに印加された電圧に基づいて出力電流が出力信号線６に流れる。 - 特許庁

Based on the control signal from the control circuit 4, the drive signal generation circuit 3 applies a drive current signal between a gate terminal 11c and a cathode terminal 11b of the thyristor 11 and between a gate terminal 12c and a cathode terminal 12b of the thyristor 12.例文帳に追加

駆動信号生成回路３が、制御回路４からの制御信号に基づいて、サイリスタ１１のゲート端子１１ｃとカソード端子１１ｂとの間、及び、サイリスタ１２のゲート端子１２ｃとカソード端子１２ｂとの間に駆動電流信号を印加する。 - 特許庁

A gate voltage step-down section 31 steps down a gate voltage of an MOS transistor 15 from a first voltage to a third voltage between the first voltage and a second voltage at a first time rate of change in response to a current limitation signal from an overcurrent detection section 20.例文帳に追加

ゲート電圧降圧部３１は、過電流検出部２０からの電流制限信号に応じて、ＭＯＳトランジスタ１５のゲート電圧を第１の電圧から、第１の電圧と第２の電圧との間の第３の電圧まで、第１の時間変化率で低下させる。 - 特許庁

A voltage VGK between the gate and cathode of the SI thyristor 10 is monitored for preventing the reverse current IR flowing in the SI thyristor 10 and the voltage VGK between the gate, so that the cathode is prevented from exceeding a breakdown point VBR, where the voltage is saturated and becomes flat according to the relationship of nearly first-order monotonous increase.例文帳に追加

ＳＩサイリスタ１０のゲート−カソード間電圧ＶGKをモニタして、ＳＩサイリスタ１０内を流れる逆電流ＩRとゲート−カソード間電圧ＶGKが、略一次の単調増加の関係から飽和して平坦になるブレークダウンポイントＶBRを越えないようにする。 - 特許庁

This elevator controlling device is provided with a current detecting means 11 that detects currents flowing in the snubber circuits 41a, 41b when a main semiconductor element used in an inverter for an elevator is switched off, and a controlling means 15 that controls the gate resistances of variable gate resistors 40a, 40b.例文帳に追加

エレベーターのインバータに使用する主半導体素子のスイッチングオフ時にスナバ回路４１ａ、４１ｂに流れる電流を検出する電流検出手段１１と、可変ゲート抵抗部４０ａ、４０ｂのゲート抵抗値を制御する制御手段１５とを備える。 - 特許庁

To provide a structure of a semiconductor device and its manufacturing method capable of suppressing the abnormal growth of polysilicon and a gate leakage current, with respect to the semiconductor device and its manufacturing method comprising a MIS transistor having a gate insulating film including a high dielectric constant film.例文帳に追加

高誘電率膜を含むゲート絶縁膜を有するＭＩＳトランジスタを有する半導体装置及びその製造方法に関し、ポリシリコンの異常成長やゲートリーク電流を抑制しうる半導体装置の構造及びその製造方法を提供する。 - 特許庁

To provide a method of manufacturing a semiconductor device, which allows manufacturing of a high-performance and very reliable dual gate CMOS transistor reduced in size, wherein a short channel effect is suppressed and off-state current is reduced and depletion a gate electrode is suppressed and penetration of boron through a gate insulation film is prevented, without increasing the number and the time of manufacturing processes.例文帳に追加

製造工程の増加及び長時間化を招くことなく、短チャネル効果を抑制し、オフ電流を低減させ、ゲート電極の空乏化を抑制し、ボロンのゲート絶縁膜突抜けを防止する高性能で高信頼性を有する微細化したデュアルゲート型ＣＭＯＳトランジスタを製造することができる半導体装置の製造方法を提供する。 - 特許庁

The field effect element 10 includes a semiconductor A, a source electrode S and a drain electrode D formed on the semiconductor A, a gate electrode G for applying an electric field in a direction perpendicular to a current feed direction between the source electrode S and drain electrode D, and a gate insulating film B formed between the semiconductor A and gate electrode G.例文帳に追加

半導体Ａと、半導体Ａ上に形成されたソース電極Ｓ及びドレイン電極Ｄと、ソース電極Ｓ−ドレイン電極Ｄ間の通電方向に対して垂直方向に電界を印加するためのゲート電極Ｇと、半導体Ａとゲート電極Ｇとの間に形成されたゲート絶縁膜Ｂとを備えた電界効果素子１０。 - 特許庁

The gate type metal detector for receiving with a receiving coil an alternating current electromagnetic field generated in a gate path by a transmitting coil to detect metal on the basis of a change in an induced voltage is provided at a room entrance, and a recording medium managed in the room is provided integrally with a metal body so that the gate type metal detector can detect the recording medium.例文帳に追加

発信コイルによりゲート通路内に発生させた交流電磁界を受信コイルで受け、誘起される電圧の変化に基づいて金属を探知するゲート式金属探知器を部屋の出入口に設け、かつ、前記部屋内で管理される記録媒体に金属体を一体的に設けて、ゲート式金属探知器で記録媒体を検知できるようにする。 - 特許庁

To provide a method of manufacturing a semiconductor element to which a gate dielectric film is applied, capable of increase the dielectric constant of the gate dielectric film applied to a high speed and high density logic element using a high dielectric material as the gate dielectric film and an very-high integrated element of 1G DRAM or larger and capable to improving leakage current characteristics.例文帳に追加

高誘電体物質をゲート誘電体膜として使用する高速高密度論理素子及び１Ｇ ＤＲＡＭ級以上の超高集積素子に適用するゲート誘電体膜の誘電率を高めると共に漏洩電流特性を改善することのできる、ゲート誘電体膜が適用される半導体素子の製造方法を提供すること。 - 特許庁

The information is stored by changing a mechanical state of the floating gate layer 5 with a spacer 6 held in a gate insulating film 4 and formed as the space, by impressing a voltage to the previously stored electrons (or holes 8) from an external side and then reading a change of state of the floating gate layer 5 with a channel current.例文帳に追加

ゲート絶縁膜４内で保持されて周囲に空間でなるスペーサ６を形成した浮遊ゲート層４に、あらかじめ蓄積されている電子（または正孔８）に外部から電圧を加えることで浮遊ゲート層５の機械的状態を変化させ、変化した浮遊ゲート層５の状態をチャネル電流によって読み取ることで情報の記憶を行う。 - 特許庁

As stated above, the surface of a part of the source region 12 and the drain region 13 is formed lower than the other regions, whereby a current flowing concentratedly on an upper face of the recess concerned of the gate electrode 10 flows uniformly in the entire trench 8, and an effective gate width of the recess formed so that its depth changes in the gate width direction is widened.例文帳に追加

このように、ソース領域１２とドレイン領域１３の一部の表面を他よりも低くすることにより、ゲート電極１０の当該凹部上面に集中して流れていた電流がトレンチ部８の全体に一様に流れるようになり、ゲート幅方向に深さが変化するように形成された凹部の実効的なゲート幅が広がる。 - 特許庁

Characteristic curves of a source-drain current (IDS) of a transistor(TR) with an optional channel length and an optional channel width are obtained with respect to a gate-source voltage (VGS) at various temperatures and a gate-source voltage (VG) at a singular point at which pluralities of the characteristic curves cross with each other at the various temperatures is applied to a gate terminal.例文帳に追加

任意のチャネル長及びチャネル幅を有するトランジスタに対し、各種温度におけるゲート・ソース間電圧（ＶＧＳ）に対するソース・ドレイン間電流（ＩＤＳ）の特性曲線を求め、各種温度における前記複数の特性曲線が交わる特異点でのゲート・ソース間電圧（ＶＧ）をゲート端子に印加するように設定する。 - 特許庁

To prevent deterioration in ON-current caused by a depletion phenomenon of a groove gate of a groove type transistor, and prevent an increase in variation of the threshold voltage of a planar type transistor comprising P- or N-type gate having conductivity type different from that of the groove type transistor, in a semiconductor device where the groove type transistor and the planar type transistor comprising a PN gate coexist.例文帳に追加

溝型トランジスタとＰＮゲートで構成されるプレーナ型トランジスタとが共存する半導体装置において、溝型トランジスタの溝ゲートの空乏化現象によるオン電流の低下を抑制し、溝型トランジスタと異なる導電型のＰ又はＮゲートで構成されるプレーナ型トランジスタの閾値電圧のバラツキ増加を防止する。 - 特許庁