「gate-current」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

There is provided a field-effect transistor comprising: two current tunnel layers 105 formed on a barrier layer 103 so as to interpose a gate electrode 104 and be separated from each other; and two cap layers 106 each formed on each of the current tunnel layers 105.例文帳に追加

ゲート電極１０４を挟んで各々離間して障壁層１０３の上に接して形成された２つの電流トンネル層１０５と、各々の電流トンネル層１０５の上に形成された２つのキャップ層１０６とを備える。 - 特許庁

To provide a voltage conversion circuit and a voltage controlled oscillation circuit in which a control current can be allowed to flow even if a control voltage is lower than or equal to a gate threshold voltage with a simple circuit configuration without using any complicated constant current source.例文帳に追加

複雑な定電流源を使用せずに簡単な回路構成で制御電圧がゲートしきい値電圧以下でも制御電流を流すことができる電圧変換回路及び電圧制御型発振回路を提供すること。 - 特許庁

An LDD region for a current control TFT 4804 is so formed as to be partially or wholly superposed on a gate electrode and has a structure of giving a priority to the securement of the on current value and the prevention of hot carrier injection.例文帳に追加

電流制御用ＴＦＴ４８０４のＬＤＤ領域は、その一部又は全部がゲート電極に重なるように形成されており、オン電流値の確保と、ホットキャリア注入の防止に重点を置いた構造となっている。 - 特許庁

The device is equipped with the plurality of the MISFETs 55 for current distribution, by which the fluctuation in the gate potential of the MISFETs within the current supply section 59 is suppressed and the generation of the crosstalk in the display device can be suppressed.例文帳に追加

電流分配用ＭＩＳＦＥＴ５５を複数個備えていることで、電流供給部５９内のＭＩＳＦＥＴのゲート電位の変動が抑えられ、表示装置におけるクロストークの発生を抑制することができる。 - 特許庁

Then the TFT elements Q2 and Q3 are turned off and a capacitor C1 holds the gate/source voltage of the TFT element Q1 corresponding to the value of the current, thereby setting a value of a current driving the organic EL element EL1.例文帳に追加

そして、ＴＦＴ素子Ｑ２・Ｑ３を遮断して、コンデンサＣ１に上記電流の値に応じたＴＦＴ素子Ｑ１のゲート・ソース間電圧を保持させることにより、有機ＥＬ素子ＥＬ１を駆動する電流の値を設定する。 - 特許庁

An NMOS transistor (N2) forward biases the substrate (back gate) of the MOS transistor (P1) by generating a current (I2) which changes in accordance with the degree of the fluctuation of the power-supply voltage, and converting the current (I2) into a voltage by means of a resistor (R3).例文帳に追加

ＮＭＯＳトランジスタ（Ｎ２）は、電源電圧の変動の程度に応じて変化する電流（Ｉ２）を生成し、その電流（Ｉ２）を抵抗（Ｒ３）により電圧に変換し、ＭＯＳトランジスタ（Ｐ１）の基板（バックゲート）をフォワードバイアスする。 - 特許庁

In this luminance compensation circuit, a current detecting circuit 4 detects a gate current at the time of reproduction driving of the display panel of the electric field discharging type display as voltage, and a sample and hold circuit 5 samples it by synchronizing with a control signal impressed to a terminal 3.例文帳に追加

電界放出型表示装置の表示パネルの再生駆動時のゲート電流を電流検出回路４で電圧として検出し、端子３に加えられる制御信号に同期してサンプル及びホールド回路５でサンプリングする。 - 特許庁

When a read-out period is finished, the power source circuit 12 stops supplying a power source current to the sense amplifier 26, the transparent latch 13 closes a gate, and holds an output of the sense amplifier 26 immediately before a power source current is turned off.例文帳に追加

読み出し期間が終了すると、電源回路１２はセンスアンプ２６への電源電流供給を停止し、トランスペアレントラッチ１３は、ゲートを閉じ、電源電流がオフになる直前のセンスアンプ２６の出力を保持する。 - 特許庁

The differential amplifier has a differential input circuit and a loopback cascode current mirror circuit (Q11, Q12, Q13, and Q14) whose gates are all connected receives a current output signal of the differential input circuit so as to control a gate voltage of an output TR (Q22).例文帳に追加

差動入力回路を有し、差動入力回路の電流出力信号を、すべてのゲートを接続した折り返しカスコードカレントミラー回路（Ｑ１１，Ｑ１２，Ｑ１３，Ｑ１４）で受け、出力トランジスタ（Ｑ２２）のゲート電圧を制御するようにしたものである。 - 特許庁

When the signal line O6 is a negative voltage, the gate of the first N channel enhancement MOS transistor Qn 63 becomes a negative voltage, such that a substrate current does not flow and hardly becomes shallow and current consumption is reduced as well.例文帳に追加

ここで、信号線Ｏ６が負の電圧であるとき、第１のＮチャネル型エンハンスメントＭＯＳトランジスタＱｎ６３のゲートが負の電圧になることにより、基板電流が流れず基板電圧は浅くなりにくく消費電流も少ない。 - 特許庁

Then applying a control clock pulse substituted by a vertical transfer clock pulse Vϕ2 to the gate of the current control MOS TR 70 can suppress the current supplied to the output section for a signal storage period of the sensor section.例文帳に追加

そして、この電流制御用ＭＯＳトランジスタ７０のゲートに、垂直転送クロックパルスＶΦ２で代用した制御クロックパルスを印加することで、センサ部の信号蓄積期間中に出力部に流れる電流を抑制する。 - 特許庁

Thus, just after the switching to turn-off of the MOSFET, a changing speed of the gate voltage is kept high at a lower resistance by both the resistor means and then the changing speed of the gate voltage is relaxed in proper timing depending on the terminal voltage and the main current.例文帳に追加

これにより、ＭＯＳＦＥＴターンオフ切替え直後は両抵抗手段による低い抵抗値でゲート電圧の変化速度を高く保持し、その後端子電圧値と主電流値に応じて適切なタイミングでゲート電圧の変化速度を緩和する。 - 特許庁

To provide a thin film transistor for a liquid crystal display device comprising a gate insulation layer in which leakage current of the thin film transistor is reduced simultaneously while forming the gate insulation layer with high dielectric constant insulating material to obtain high potential mobility.例文帳に追加

高い電荷移動度を得るために高誘電率絶縁物質でゲート絶縁層を形成しながらも、同時に薄膜トランジスタの漏れ電流の減少が図られるゲート絶縁層を備える液晶表示素子用薄膜トランジスタを提供する。 - 特許庁

Further, for compensating for decreasing a current value between a desired source and drain by increasing the contact resistance of the source contact, the ratio of a width to the length of a gate is adjusted, and the ratio of a width is increased to the length of the gate.例文帳に追加

また、所望のソース−ドレインの間の電流値がソースコンタクトのコンタクト抵抗が増加することによって減少されるものを補償するためにゲートの幅／長さの比率が調節され、ゲートの幅／長さの比率を大きくすることを特徴とする。 - 特許庁

To provide an ignition device for an internal combustion engine to timely make a second coil side be a high voltage depending on such a property that only electric current corresponding to the gate voltage near the threshold voltage flows, using an isolated gate type bipolar transistor.例文帳に追加

本発明は、絶縁ゲート型バイポーラトランジスタを使用し、そのスレッシュホールド電圧付近でのゲート電圧に応じた電流しか流れないという特性により、二次コイル側をタイミング良く高電圧とする内燃機関用点火装置を提供する。 - 特許庁

Thus at the time of the initial operation of the power source circuit since the gate potential of the suppression transistor 11 is gradually lowered from a power supply potential and the voltage between the gate and source of the output transistor 1 gradually becomes high, the generation of a rush current is suppressed.例文帳に追加

これにより、電源回路の初期動作時に、抑制トランジスタ１１のゲート電位は電源電位から徐々に低くなり、出力トランジスタ１のゲート−ソース間電圧が徐々に高くなるので、突入電流の発生が抑制される。 - 特許庁

To eliminate current component due to the concentration of a gate field at the end of a silicon thin film which is generated at the end of an island-type semiconductor thin film of a top-gate thin film transistor, or the deviation of a threshold value, which is generated by a fixed charge near the end of the silicon thin film.例文帳に追加

トップゲート型薄膜トランジスタの島状半導体薄膜の端部で発生するシリコン薄膜端部でのゲート電界の集中やシリコン薄膜端部近辺の固定電荷起因の閾値のずれによる電流成分を消失させる。 - 特許庁

To suppress a decrease in a capacitance and an increase in a leakage current and to prevent a dopant from being exuded from an electrode, in a semiconductor device having a metal oxide film in a gate insulation film and a doped polysilicon or a doped polysilicon germanium in a gate electrode.例文帳に追加

金属酸化膜をゲート絶縁膜に、ドープドポリシリコンもしくはドープドポリシリコンゲルマニウムをゲート電極に備えた半導体装置において、容量値の低下とリーク電流の増加を抑制し、電極からのドーパントの染み出しを防止する。 - 特許庁

By lowering potential of the gate electrode 43 like this, the potential of the gate electrode 43 can be set in such stable region as a current i of a thin-film diode 4 does not fluctuate even if a threshold value of the thin-film diode 4 fluctuates.例文帳に追加

こうして、ゲート電極４３の電位を低くすることで、薄膜ダイオード４の閾値が変動した場合であっても、薄膜ダイオード４の電流ｉが変動しないような安定領域にゲート電極４３の電位を設定することができる。 - 特許庁

A pixel part 100 of a display device is provided with a gate electrode 13, a gate insulation film 16, a thin-film transistor T including a channel area 18 and a source/drain area 22, a source line 26 for supplying a current to the thin-film transistor T, and a pixel electrode 24.例文帳に追加

表示装置の画素部１００は、ゲート電極１３、ゲート絶縁膜１６、チャネル領域１８及びソース／ドレイン領域２２を含む薄膜トランジスタＴと、薄膜トランジスタＴに電流を供給するソース線２６と、画素電極２４を含む。 - 特許庁

To provide a semiconductor device which can inhibit leakage current in a gate insulation film to improve a function as a transistor in a transistor having a very short gate length due to microfabrication of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の微細化に伴い非常に短くなったゲート長を有するトランジスタにおいて、ゲート絶縁膜におけるリーク電流の発生を抑制し、トランジスタとしての機能を高めることが可能な半導体装置を提供する。 - 特許庁

To provide a method of manufacturing an under-gate type electron emission element capable of increasing an efficiency by lowering an ineffective current flowing in a gate electrode and providing, with a high reproducibility, the electron emission element with a small beam diameter by preventing emission electrons from dispersing.例文帳に追加

アンダーゲート型の電子放出素子におけるゲート電極に流れ込む無効な電流を減らして効率を高めると共に、放出電子の散乱を防ぎビーム径の小さい電子放出素子を再現性良く得られる製造方法を提供する。 - 特許庁

Thereby, in stead of increasing a signal voltage V_sig which is to be written into a top gate G1, a voltage which is to be applied to a back gate G2 is properly adjusted and, thereby, a current I_d flowing through the organic EL element 11 can be increased.例文帳に追加

これにより、トップゲートＧ１に書き込む信号電圧Ｖ_sigの大きさを大きくする代わりに、バックゲートＧ２に印加する電圧を適切に調整することにより、有機ＥＬ素子１１に流れる電流Ｉ_dを大きくすることができる。 - 特許庁

A diode 40 is provided on the semiconductor substrate, and electrically connects a gate terminal 31 and the first main electrode 21 to each other in an orientation so that transmission of a gate signal to the first main electrode 21 is reverse current.例文帳に追加

ダイオード４０は、半導体基板上に設けられており、ゲート信号の第１の主電極２１への伝搬が逆方向電流となるような向きでゲート端子３１および第１の主電極２１の間を互いに電気的に接続している。 - 特許庁

An oxide semiconductor reduces oxygen omission from a channel material, by narrowing the regions producing oxygen omission, when imparting current supply capability of channel width and channel length equivalent to a single gate structure by using the multi-gate structure.例文帳に追加

酸化物半導体においてマルチゲート構造を用いることで、シングルゲート構造と同等のチャネル幅、チャネル長の電流供給能力を持たせる際に、酸素抜けが生ずる領域を狭め、チャネル材料からの酸素抜けを低減することができる。 - 特許庁

To provide a thin film transistor for a liquid crystal display device having a gate insulation layer, while forming the gate insulation layer with a high dielectric ratio insulating material to obtain a high potential mobility, leakage current of the thin film transistor is reduced simultaneously.例文帳に追加

高い電荷移動度を得るために高誘電率絶縁物質でゲート絶縁層を形成しながらも、同時に薄膜トランジスタの漏れ電流の減少が図られるゲート絶縁層を備える液晶表示素子用薄膜トランジスタを提供する。 - 特許庁

The organic thin film transistor is constituted which has three terminals of a gate electrode, a source electrode and a drain electrode, and an insulator layer and an organic semiconductor layer provided at least on a substrate, and controls a source-drain current by applying a voltage to the gate electrode.例文帳に追加

少なくとも基板上にゲート電極、ソース電極及びドレイン電極の３端子、絶縁体層並びに有機半導体層が設けられ、ソース−ドレイン間電流をゲート電極に電圧を印加することによって制御する有機薄膜トランジスタ。 - 特許庁

The rectifying control logic 32 synthesizes the input signals, generates a gate drive signal that contains a modulation pulse and has a prescribed energizing angle for outputting to an inverter 12 via a gate drive part 34, and controls the PWM current of the motor 10.例文帳に追加

整流制御ロジック３２はこれらの入力信号をシンセサイズして変調パルスを含んだ所定の通電角度のゲート駆動信号を発生しゲート駆動部３４を介してインバータ１２に出力しモータ１０のPWM電流制御を行う。 - 特許庁

To provide a semiconductor device and a method of manufacturing it, where hydrogen is prevented from remaining in a gate insulating film, interface mismatching is restrained from occurring in the gate insulating film, and a transistor can be prevented from varying in a threshold voltage and decreasing in an ON-state current.例文帳に追加

ゲート絶縁膜中への水素残留を防止すると共に、ゲート絶縁膜に界面不整合を発生させず、トランジスタの閾値電圧の変動やオン電流の劣化を防止することができる半導体装置およびその製造方法を提供する。 - 特許庁

A high-concentration impurity layer, which is at least an ohmic contact surface for a gate electrode M1b of a base layer (a P-type base region and a P-type semiconductor region P1) that is a path of a gate trigger current I_GT, is formed by a high-melting-point metal silicide layer LM.例文帳に追加

少なくとも、ゲートトリガ電流Ｉ_ＧＴの経路となるベース層（Ｐ型ベース領域、Ｐ型半導体領域Ｐ１）のゲート電極Ｍ１ｂとのオーミック接触面である高濃度不純物層を、高融点金属シリサイド層ＬＭで形成する。 - 特許庁

To provide a display capable of restraining a light leakage current from being generated, while reducing the generation of a parasitic capacitance between a light shielding layer and a gate electrode, in the display including a thin film transistor having bottom gate structure.例文帳に追加

ボトムゲート構造を有する薄膜トランジスタを含む表示装置において、遮光層とゲート電極との間の寄生容量の発生を軽減しつつ、光リーク電流の発生の抑制を図ることが可能になる表示装置を提供すること。 - 特許庁

An opaque structure 32 which is electrically insulated from a gate is provided adjacent to the gate located on a substrate 30, whereby light rays radiating from the substrate can be blocked, and a photo current is hardly induced in the source/drain 35 of the thin film transistor, channels, and conductors.例文帳に追加

基板３０上のゲート傍らにゲートと電気的に隔離する不透明構造３２が設けられ、これにより基板より照射される光線が阻止され、薄膜トランジスタのソース３５、ドレイン３５、チャネルと導線の部分で光電流を誘発しない。 - 特許庁

The range of an output current Iout can be adjusted by changing the design values of various parameters (relative values Ka, Kb of gain coefficients of the transistors 31, 32, power source voltage VDREF of the gate voltage generation circuit 400, and the gate signal VRIN of the driving transistor 73).例文帳に追加

各種のパラメータ（トランジスタ３１，３２の利得係数の相対値Ｋａ，Ｋｂ、ゲート電圧生成回路４００の電源電圧VDREF 、駆動トランジスタ７３のゲート信号VRIN）の設計値を変更することによって、出力電流Ｉout の範囲を調整できる。 - 特許庁

When a gate voltage is input to a switching element Q2 at the time of preheating, a charge current flows from the gate of the switching element Q2 to a capacitor C4 via a resistor R5, a diode D3, a capacitor C5 and a resistor R6, and the capacitor C4 is charged.例文帳に追加

予熱時においてスイッチング素子Ｑ２にゲート電圧が入力されると、スイッチング素子Ｑ２のゲートから抵抗Ｒ５、ダイオードＤ３、コンデンサＣ５及び抵抗Ｒ６を介してコンデンサＣ４に充電電流が流れ、コンデンサＣ４が充電される。 - 特許庁

Thus, a first thin film transistor 8 with high voltage endurance and a second thin film transistor 9 having a second gate insulating film 66 thinner than a first gate insulating film 31 of the first thin film transistor 8 and having a large on-current can be easily fabricated on the common glass substrate 3.例文帳に追加

高耐圧の第１薄膜トランジスタ８と、第１薄膜トランジスタ８の第１ゲート絶縁膜31よりも薄い第２ゲート絶縁膜66を備えオン電流が大きい第２薄膜トランジスタ９とを共通のガラス基板３上に容易に形成できる。 - 特許庁

In the power controller for manipulating power by turning on/off a reverse blocking IGBT 5 for increasing a reverse blocking current in response to the temperature rise, the gate voltage of the reverse blocking IGBT 5 is controlled by gate driving circuits 1, 2 as follows.例文帳に追加

温度上昇に応じて逆阻止電流が増加する逆阻止ＩＧＢＴ５をオンオフさせて電力を操作する電力制御装置において、ゲート駆動回路１及び２により、逆阻止ＩＧＢＴ５のゲート電圧を次のように制御する。 - 特許庁

The PMOSes 24 and 25 constitute a current mirror circuit, and the NMOS 23 of small amplification is used at a higher gate voltage, and the PMOS 25 of large amplification is set so that it may operate at a lower gate voltage in a saturated area.例文帳に追加

ＰＭＯＳ２４，２５は電流ミラー回路を構成し、ＮＭＯＳ２３は増幅率の小さいものを高いゲート電圧Ｖｇで使用し、ＰＭＯＳ２５は増幅率の大きいものをゲート電圧Ｖｇを低くして飽和領域で動作するように設定する。 - 特許庁

To provide a semiconductor device which prevents hydrogen from being retained in a gate insulating film, which changes a threshold voltage of a transistor without generating a field mismatch in the gate insulating film and which prevents an on current from being deteriorated, and to provide a method for manufacturing the same.例文帳に追加

ゲート絶縁膜中への水素残留を防止すると共に、ゲート絶縁膜に界面不整合を発生させず、トランジスタの閾値電圧の変動やオン電流の劣化を防止することができる半導体装置およびその製造方法を提供する。 - 特許庁

When the output power of the transmitting power amplifier (PA) 2 is switched, the gate voltage of the PA is set at every output electric power and when the output power is lowered, the gate voltage is lowered to reduce the drain current, thereby setting the output power.例文帳に追加

送信電力増幅器（ＰＡ）２の出力電力を切り換えた場合にＰＡのゲート電圧を出力電力ごとに設定し、出力電力を下げた場合は、ゲート電圧を下げてドレイン電流を減らすことで出力電力を設定する。 - 特許庁

By varying various parameters of the design values (the absolute values Ka, Kb of the gain coefficients of the transistors 31, 32, power supply voltage VDREF of a gate voltage generating circuit 400, and the gate signal VRIN of the drive transistor 73), the range of the output current Iout can be adjusted.例文帳に追加

各種のパラメータ（トランジスタ３１，３２の利得係数の相対値Ｋａ，Ｋｂ、ゲート電圧生成回路４００の電源電圧VDREF 、駆動トランジスタ７３のゲート信号VRIN）の設計値を変更することによって、出力電流Ｉout の範囲を調整できる。 - 特許庁

To provide a field-effect transistor that has an organic semiconductor layer and a gate insulating layer consisting principally of a piezoelectric material, and can control characteristics of a current gain, etc., with pressure applied to the gate insulating layer; and to provide a method of manufacturing the same.例文帳に追加

有機半導体層及び圧電材料を主成分とするゲート絶縁層を備え、ゲート絶縁層に印加する圧力により電流増幅率等の特性を制御することができる電界効果トランジスタ及びその製造方法を提供する。 - 特許庁

If it is determined that the difference between the element withstand voltage and the surge current exceeds a predetermined threshold voltage and the surge voltage has a margin, the gate voltage control section 22 receives a command of a gate voltage higher than a normal value (reference value) to reduce steady loss.例文帳に追加

素子耐圧とサージ電圧との差分が所定のしきい電圧を超えておりサージ電圧に余裕があると判定した場合、ゲート電圧制御部２２に対して通常値（基準値）よりも高いゲート電圧を指令して定常損失を低減する。 - 特許庁

By such a structure, the gate electrode 12 is made to have a gate voltage potential and a channel region is made to be on, which enables a current to flow easily between an n^+-type drain region 10 and an n^+-type source region 9.例文帳に追加

このような構造により、サージが印加されたときに、ゲート電極１２にゲート電位を持たせることができ、チャネル領域をオンさせられるため、ｎ^+型ドレイン領域１０とｎ^+型ソース領域９との間で電流が流れ易くなるようにできる。 - 特許庁

When abnormality is generated in the communication line on the terminal side, a current passed through an input terminal L1A and a resistor 2 on one line side flows to the gate of a PUT(programmable unijunction transistor) 6, a voltage drop V2d is generated in the resistor 2 and the gate voltage of the PUT 6 is lowered by V2d.例文帳に追加

端末側の通信線に異常が生じると、片線側の入力端子Ｌ１Ａ、抵抗２を通った電流はＰＵＴ６のゲートに流れ、抵抗２には電圧降下Ｖ２ｄが生じ、ＰＵＴ６のゲート電圧はＶ２ｄだけ低くなる。 - 特許庁

When the semiconductor apparatus is put in an ON-state wherein a prescribed voltage is applied to the gate electrode 70, a degenerate region appears on the surface of the n^--type extended drain region 20 under the gate electrode 70, and a tunnel current flows through a border between a drain electrode 50 and a source electrode 80.例文帳に追加

ゲート電極７０に所定の電圧を印加するオン時には、ゲート電極７０下のＮ^-型延長ドレイン領域２０の表面に縮退領域が現れ、ドレイン電極５０とソース電極８０との境界部をトンネル電流が流れる。 - 特許庁