「gate-current」に関連した英語例文の一覧と使い方(22ページ目) - Weblio英語例文検索

Moreover, an LDD region 33 of the current control TFT 202 is formed so as to overlap a portion of a gate electrode 35 to make a structure which imposes importance on prevention of hot carrier injection and reduction of OFF current value.例文帳に追加

さらに、電流制御用ＴＦＴ２０２のＬＤＤ領域３３は、ゲート電極３５と一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

Moreover, an LDD region 33 of the current controlling TFT 202 is formed to overlap a portion of a gate electrode 35, and formed into a structure focusing on prevention of hot carrier injection and reduction of an off-current value.例文帳に追加

さらに、電流制御用ＴＦＴ２０２のＬＤＤ領域３３は、ゲート電極３５と一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

In the reference voltage circuit constituted of a depression MOS transistor, functioning as a constant current source, and an enhancement MOS transistor receiving a constant current, the back gate of the depression MOS transistor is connected to the ground.例文帳に追加

定電流源であるデプレッション型ＭＯＳトランジスタと、定電流を受けるエンハンスメント型ＭＯＳトランジスタで構成された基準電圧回路において、デプレッション型ＭＯＳトランジスタのバックゲートをグラウンドに接続した。 - 特許庁

Current drive capability of the operational amplifier 100 is controlled by fixing the gate voltage of the current source transistor and altering at least one of the potential of the impurity layer and the potential of the source region.例文帳に追加

電流源トランジスタのゲート電圧が固定され、不純物層の電位及びそのソース領域の電位の少なくとも１つが変更されることで、演算増幅器１００の電流駆動能力が制御される。 - 特許庁

Thereafter, when a cathode level of a Zener diode 72 is higher than a Zener voltage, a thyristor 70 is turned on by a gate current from a thyristor drive section 71 and a load current flows from a rectifier section 2 to the thyristor 70.例文帳に追加

その後、ツェナーダイオード７２のカソード電位がツェナー電圧より高くなると、サイリスタ駆動部７１からのゲート電流によって、サイリスタ７０がオン状態になり、負荷電流が整流部２からサイリスタ７０に流れる。 - 特許庁

A current control means 13 compares the number of working pulses with the number of reference pulses and regulates the working current of a CMOS gate array T.G.10 such that they are matched each other thus controlling the junction temperature.例文帳に追加

電流制御手段１３は、上記動作パルス数と上記基準パルス数を比較し、基準パルス数に一致するように、ＣＭＯＳゲート・アレイＴ．Ｇ．１０への動作電流を増減してジャンクション温度を制御する。 - 特許庁

The memory cell 102 uses a current flowing through the MR element 104, controls the voltage between the gate and the source of the amplification transistor 108 and detects a storage state of the memory cell 102 by the voltage drop (current loss) of the amplification transistor 108.例文帳に追加

メモリセル102は、ＭＲ素子104を流れる電流を使用して、増幅トランジスタ108のゲート・ソース間電圧を制御し、増幅トランジスタ108の電圧降下（電流損失）により、メモリセル102の記憶状態を感知する。 - 特許庁

The control voltage to be applied to a gate terminal G of the FET 13 is output to a CPU 12 as a state detection signal for detecting the state of a load current Il (ON/OFF of a current limit operation).例文帳に追加

ＦＥＴ１３のゲート端子Ｇに印加される制御電圧が、負荷電流Ｉｌの状態（電流制限動作のＯＮ／ＯＦＦ）を検出するための状態検出信号としてＣＰＵ１２へ出力される。 - 特許庁

To provide a single electronic transistor which can control the on state (wherein a maximum current value is obtained) and the off-state (wherein a minimum current value is obtained) only with the gate-source voltage regardless of the drain-source voltage.例文帳に追加

ドレイン−ソース間電圧に係らず、ゲート−ソース間電圧のみでＯＮ状態（電流最大値をとる状態）、ＯＦＦ状態（電流最小値をとる状態）を制御できる単一電子トランジスタを提供することである。 - 特許庁

To avoid matching defects due to the layout of a transistor, in a mirror circuit for making a current proportional to the gate width flow to a constant current transistor.例文帳に追加

本発明は、定電流用トランジスタに、そのゲート幅に比例した電流を流させるためのミラー回路において、トランジスタのレイアウトに起因するマッチング不良を回避できるようにすることを最も主要な特徴とする。 - 特許庁

An LDD area 33 of the current controlling TFT202 is formed so that its part overlaps a gate electrode 35 and has a structure focusing on prevention of hot carrier injection and reduction of the OFF state current value.例文帳に追加

さらに、電流制御用ＴＦＴ２０２のＬＤＤ領域３３は、ゲート電極３５と一部が重なるように形成され、ホットキャリア注入の防止とオフ電流値の低減に重点をおいた構造となっている。 - 特許庁

A dielectric breakdown protective element constituted of an insulation gate type field effect transistor is replaced with an equivalent circuit using a bipolar transistor, and a current flowing from the drain of the dielectric breakdown protective element to a substrate is expressed by a first current source by an impact ionization current and a second current source by the current based on an electron / hole pair thermally generated in a depletion layer.例文帳に追加

絶縁ゲート型電界効果トランジスタにより構成される静電破壊保護素子を、バイポーラトランジスタを用いた等価回路に置き換え、静電破壊保護素子のドレインから基板に流れる電流を、インパクトイオン化電流による第１電流源と、空乏層において熱的に発生する電子・正孔対に基づく電流による第２電流源とによって表す。 - 特許庁

Each unit element P has an intermediate conductor 51 including a gate electrode 511 and a driving transistor Tdr for controlling the amount of a current supplied from a power line 15 to a light emitting element E according to the potential of the gate electrode 511.例文帳に追加

単位素子Ｐは、ゲート電極５１１を含む中間導電体５１と、電源線１５から発光素子Ｅに供給される電流量をゲート電極５１１の電位に応じて制御する駆動トランジスタＴdrとを備える。 - 特許庁

Thus, an ultra-thin gate oxide film 12 or 3 nm or less is hardly broken by dry-etching of the poly-Si film gate electrode, and the silicide formation can be realized, and the high current driving capability and low resistance of a transistor also be realized.例文帳に追加

ｐｏｌｙ−Ｓｉ膜のゲート電極ドライエッチングにおいて３ｎｍ以下の極薄ゲート酸化膜１２を突き破ることがなく、かつサリサイド形成が実現でき、トランジスタの高電流駆動能力、低抵抗化が実現できる。 - 特許庁

The prescribed circuit comprises, for example, a current mirror circuit having a paired transistor with a commonly connected gate and a differential circuit wherein a source is commonly connected, an input signal is supplied to the gate, and an output signal is generated in a drain.例文帳に追加

上記所定の回路は、たとえば、ゲートが共通に接続されたトランジスタ対を有するカレントミラー回路と、ソースが共通接続されゲートに入力信号が供給されドレインに出力信号が生成される差動回路を含む。 - 特許庁

When applying stress voltage to the gate of Q3 from a terminal MP, the stress voltage can be applied to the clamp voltage of the second clamp circuit, and gate leak current of Q3 can be measured without being affected by R2 through MP1 and S.例文帳に追加

Ｑ３のゲートに対して端子ＭＰよりストレス電圧を印加する際、第２クランプ回路のクランプ電圧まで印加可能となり、また、ＭＰ１とＳによってＲ２の影響を受けずにＱ３のゲートリーク電流を測定可能となる。 - 特許庁

With the use of the trench gate structure, a low-voltage driven trench gate MOS transistor is provided with high manufacture yield with no drop in Vsus resistance nor such problem as IDSS leak current increase, etc.例文帳に追加

本発明のトレンチゲート構造を用いれば、Ｖｓｕｓ耐量の低下、ＩＤＳＳリ−ク電流増加等の問題等を生じることなく、高い製造歩留まりで低電圧駆動のトレンチゲート型ＭＯＳトランジスタを提供することができる。 - 特許庁

The measuring means supplies current to each strain gate at each rosette gauge Gk via the rosette gage Gk, extracts a voltage via the signal wire different from the two signal wires, and obtains the strain of each strain gate, based on this voltage.例文帳に追加

測定手段は各ロゼットゲージＧk毎に、各ひずみゲージに２本の信号線を介して電流を流し、その２本の信号線とは異なる信号線を介して電圧を抽出し、その電圧を基に各ひずみゲージのひずみを求める。 - 特許庁

To provide a semiconductor memory, and its fabricating method, in which reliability and yield are enhanced by preventing deterioration of breakdown voltage or increase of leak current due to concentration of field to an inter-gate insulation film at the corner part of a floating gate.例文帳に追加

浮遊ゲートコーナー部分のゲート間絶縁膜への電界集中による耐圧劣化やリーク電流増加を軽減して、信頼性及び歩留まりを向上させる半導体記憶装置及びその製造方法を提供する。 - 特許庁

A gate voltage control circuit 60 is inserted, for example, between an abnormality detecting circuit 50 for detecting generation of abnormality, and a gate of an NMOS transistor M1 for blocking a current path led to a cell in the generation the abnormality.例文帳に追加

たとえば、異常の発生を検出する異常検出回路５０と、異常の発生時にセルにつながる電流パスを遮断するためのＮＭＯＳトランジスタＭ１のゲートとの間に、ゲート電圧制御回路６０を挿入する。 - 特許庁

To provide a method for manufacturing a top gate thin-film transistor where the reliability of a gate electrode can be improved, and low resistivity, reduction of leakage current, high throughput in a manufacturing process and reduction of cost can be realized.例文帳に追加

ゲート電極の信頼性を向上させることができると共に低抵抗化及びリーク電流の低減が可能であり、製造工程の高スループット化及び低コスト化が可能なトップゲート型薄膜トランジスタの製造方法を提供する。 - 特許庁

Consequently, the flow of the gate-source current can be suppressed, because the hole which is supplied from the gate layer 7 when this semiconductor device is actuated can be prevented from directly flowing to a source S1 through the source layer 8.例文帳に追加

これにより、半導体装置の作動時にｐ^+型ゲート層７から供給されるホールがｎ^+型ソース層８を通じて直接ソースＳ１に流れることを防止することができ、ゲート−ソース電流が流れることを抑制できる。 - 特許庁

The separating section 37 further electrically isolates the back gate of the p-type MOS transistor 11 and the back gate of the n-type MOS transistor 21 from each other to such a degree that the current is prevented from flowing at least between the two back gates.例文帳に追加

分離部３７は、さらに、ｐ型ＭＯＳトランジスタ１１のバックゲートおよびｎ型ＭＯＳトランジスタ２１のバックゲートを、少なくとも双方のバックゲート間に電流が流れるのを阻害する程度に互いに電気的に分離している。 - 特許庁

By providing a gate electrode 114 to an i region 112 of a pin type optical sensor diode, the threshold of a bias voltage when a current starts flowing in the optical sensor diode can be controlled with a gate voltage.例文帳に追加

ｐｉｎ型の光センサ用ダイオードのｉ領域１１２に絶縁膜を介してゲート電極１１４を設けることにより、光センサ用ダイオードに電流が流れ始めるときのバイアス電圧の閾値をゲート電圧によって制御可能とする。 - 特許庁

To provide a field effect transistor composed of a nitride series compound semiconductor wherein, since a film thickness of a gate insulating film 7 is good in uniformity and dense, few current is leaked from a gate electrode.例文帳に追加

窒化物系化合物半導体からなる電界効果トランジスタにおいて、ゲート絶縁膜７の膜厚の均一性が良く、かつ、緻密であるためゲート電極からの電流のリークの少ないものを提供することを目的とする。 - 特許庁

The reference voltage source circuit comprises a current mirror circuit including a first and a second field-effect transistor; and a third and a fourth field-effect transistor each having a polysilicon gate such that the conductivity type of a gate electrode has a different polarity.例文帳に追加

基準電圧源回路は、第１と第２の電界効果型トランジスタを含む電流ミラー回路と、ゲート電極の導電型の極性が異なるポリシリコンゲートを有する第３と第４の電界効果型トランジスタで構成される。 - 特許庁

An OR gate 48 ORs a 100 Hz signal (a) for conducting the dither current control and a 10 kHz signal d having ON width narrower than the signal b and outputs a resulting signal e to an AND gate 47.例文帳に追加

ＯＲゲート４８は、ディザー電流制御を行うための１００Ｈｚの信号ａと信号ｂより狭いオン幅の１０ｋＨｚの信号ｄの論理和をとり、その結果の信号ｅをＡＮＤゲート４７に出力する。 - 特許庁

A gate drive integrated circuit for switching a power transistor using an external controller includes gate drive capability and a low zero input current, and enables the use of bootstrap supplitechnic technique to supply a logic supply voltage.例文帳に追加

外部コントローラを使用するパワートランジスタをスイッチングするためのゲートドライバ集積回路は、ゲート駆動能力および低零入力電流を含み、論理供給電圧を供給するためにブートストラップサプリテクニックの使用を可能にする。 - 特許庁

To achieve a MIS structure HFET, using a nitride semiconductor, which reduces a gate leakage current more effectively and improves device reliability during application of a large gate voltage.例文帳に追加

窒化物半導体を用いたＭＩＳ構造ＨＦＥＴにおいて、ゲートリーク電流をより効果的に低減し、また、大きなゲート電圧の印加に際してのデバイス信頼性の向上も可能とする、ＭＩＳ構造ＨＦＥＴを実現すること。 - 特許庁

To provide a thin film transistor which surely operates by improving an insulation property between a gate electrode and a source electrode to reduce leak current between the gate electrode and the source electrode, and to provide an image display unit.例文帳に追加

本発明は、ゲート電極とソース電極間の絶縁性を向上させ、ゲート電極とソース電極間のリーク電流を低減させることにより、確実に動作する薄膜トランジスタおよび画像表示装置を提供する。 - 特許庁

The suppression transistor 11 of a source follower is provided in the current path of the output stage of the differential amplifier circuit 2 an operation control part 15 controls the gate potential and the gate potential of the output transistor 1 is controlled by the source potential.例文帳に追加

差動増幅回路２の出力段の電流パスにソースフォロワの抑制トランジスタ１１が設けられ、そのゲート電位を動作制御部１５が制御し、そのソース電位によって出力トランジスタ１のゲート電位が制御される。 - 特許庁

The relative potential to ground is detected from a minute time, a dead time in the minute time, an ON time of the P-side gate signal and a polarity of a current by inputting each phase gate signal of the VVVF inverter control amplifier.例文帳に追加

ＶＶＶＦインバータ制御アンプの各相ゲート信号を入力し、微小時間と微小時間内のデッドタイム時間とＰ側ゲート信号のＯＮ時間と電流の正負より、対地相対電位を検出するものである。 - 特許庁

A bit line BLn of left-hand neighbor is grounded, and a voltage of the selection bit line BLn+1 is biased to 4.5 V, and a voltage of the selection word gate WLn is raised to 1.2 V which is slightly higher than a word gate threshold voltage, for controlling a programming current.例文帳に追加

左隣のビット線ＢＬｎは接地され、選択ビット線ＢＬｎ＋１は４．５Ｖにバイアスされ、プログラミング電流を制御するために、選択ワードゲートＷＬｎはワードゲート閾値電圧よりも僅かに高い１．２Ｖに上げられる。 - 特許庁

A liquid pressure source is provided, which gives the current to be conducted in a coil of a gate-out valve based on the difference between the intended braking force and the target braking force, and generates the liquid pressure equal to or higher than the target braking force between a wheel cylinder and the gate-out valve.例文帳に追加

制動意図と目標制動力との差に基づいてゲートアウトバルブのコイルに通電する電流値を与えると共に、ホイルシリンダとゲートアウトバルブとの間に目標制動力以上の液圧を発生可能な液圧源を備えた。 - 特許庁

Thus, a gate of the amplification transistor can be reset in every horizontal scan period, and noise can be prevented from being output to a detection line by increasing a gate potential of the amplification transistor by a leak current of the reset transistor.例文帳に追加

これにより、増幅トランジスタのゲートを水平走査期間ごとにリセットすることができ、リセットトランジスタのリーク電流によって、増幅トランジスタのゲート電位が上昇してノイズを検出線に出力することを防止できる。 - 特許庁

An OR gate 48 operates the logical sum of a signal (a) of 100Hz for carrying out dither current control, and a signal (d) of 10kHz whose on-width is narrower than that of a signal (b), and outputs a signal (e) as the result to an AND gate 47.例文帳に追加

ＯＲゲート４８は、ディザー電流制御を行うための１００Ｈｚの信号ａと信号ｂより狭いオン幅の１０ｋＨｚの信号ｄの論理和をとり、その結果の信号ｅをＡＮＤゲート４７に出力する。 - 特許庁

Thereby, by using only one resistor connected to a MOSFET of the peaking current source 2 wherein connection between a back gate and a gate is not performed in series, temperature dependence of the output reference voltage is balanced out.例文帳に追加

これにより、ピーキング電流源２のバックゲート・ゲート間接続がされていないＭＯＳＦＥＴに直列に接続した１つの抵抗のみを用いることによって、出力参照電圧の温度依存性を相殺させることができる。 - 特許庁

For the value of the capacitor 7 for through-current prevention, an optimum value exists from the relation among the gate capacity value of an n-channel power MOSFET 9, the gate capacity value of a p-channel power MOSFET 12, and the resistance value of a PNP emitter follower bias.例文帳に追加

貫通電流防止用コンデンサ７の値はＮチャンネルパワーＭＯＳＦＥＴ９のゲート容量値とＰチャンネルパワーＭＯＳＦＥＴ１２のゲート容量値とＰＮＰエミッタフォロワーバイアス抵抗値の関係から最適な値が存在する。 - 特許庁

This ring-like gate terminal 10 of a GCT(gate-commutated turnoff) device for controlling large current at an operating frequency of 1 kHz or above is composed of a magnetic material, having maximum permeability of 15,000 or less (CGS Gausian unit system).例文帳に追加

周波数１ｋＨｚ以上の動作周波数で大電流を制御するＧＣＴ装置１のリング状ゲート端子１０を、最大透磁率が１５０００以下（ＣＧＳガウス単位系）となる磁性体の材料によって構成する。 - 特許庁

To provide a high electron mobility transistor which outputs a signal having a small distortion relative to an input signal of large amplitude, and has a small gate leakage current at the time of application of a control signal with a large absolute value to a gate electrode.例文帳に追加

大きな振幅の入力信号に対して歪みの小さい出力信号が得られ、大きな絶対値の制御信号をゲート電極に印加した場合のゲートリーク電流の小さい、高電子移動度トランジスタを提供する。 - 特許庁

In this display device, the gate and the source of a transistor 6a for selecting a pixel are connected respectively to the scanning line 1a of one side and a signal line 2a and the drain of the transistor 6a is connected to the electrode of one side of a capacitor 5a and the gate of a transistor 7a for controlling a pixel current.例文帳に追加

画素選択用トランジスタ６ａは、ゲートが一方の走査線１ａに、ソースが信号線２ａに、ドレインがキャパシタ５ａの一方の電極と画素電流制御用トランジスタ７ａのゲートにそれぞれ接続されている。 - 特許庁

In a second step S2, a current ICrat is measured by using an on-period geometric multiple PMOS gate potential Gp2, the "L" period and trailing time of which are geometric multiples of the normal PMOS gate potential Gp1.例文帳に追加

その後、ステップＳ２で、ＰＭＯＳゲート電位Ｇｐとして、“Ｌ”期間及び立下がり時間がノーマルＰＭＯＳゲート電位Ｇｐ１の等比倍のオン期間等比倍ＰＭＯＳゲート電位Ｇｐ２を用いて電流ＩＣｒａｔを測定する。 - 特許庁

As for a video signal inputted to a pixel from a source signal line, a desired potential is applied to the gate electrode of a TFT 107 for supplying a current to an EL element 109 via a TFT 105 connected across the gate and drain.例文帳に追加

ソース信号線より画素に入力される映像信号は、ゲート・ドレイン間を接続したＴＦＴ１０５を経て、ＥＬ素子１０９に電流を供給するためのＴＦＴ１０７のゲート電極に所望の電位が印加される。 - 特許庁

To provide a manufacturing method for a top gate type thin film transistor which improves a reliability of a gate electrode, achieves a low resistance, reduces a leakage current, gives a high through-put out in a manufacturing process, and accomplishes a low cost.例文帳に追加

ゲート電極の信頼性を向上させることができると共に低抵抗化及びリーク電流の低減が可能であり、製造工程の高スループット化及び低コスト化が可能なトップゲート型薄膜トランジスタの製造方法を提供する。 - 特許庁

The TFT1 provides a flow of the current Iw taken in by the TFT3 to its own channel to generate a converted voltage level at its own gate and a capacitor C holds the voltage level generated at the gate of the TFT1.例文帳に追加

ＴＦＴ１は、ＴＦＴ３によって取り込まれた信号電流Ｉｗを自身のチャネルに流して変換された電圧レベルを自身のゲートに発生させ、容量ＣはＴＦＴ１のゲートに生じた電圧レベルを保持する。 - 特許庁