「gate-current」に関連した英語例文の一覧と使い方(18ページ目) - Weblio英語例文検索

To suppress a leakage current to a low level in a gate edge due to a metal silicide layer, and to ensure a space between gates in which an stressor can be formed.例文帳に追加

金属シリサイド層によるゲートエッジ部でのリーク電流を低く抑えると共に、ストレッサを形成可能なゲート間のスペースを確保する。 - 特許庁

When reaching the positions of total opening and total closing of the sluice gate is detected by detecting the motor current of a sensor 20, the stop of the motor 8 is controlled.例文帳に追加

水門が全開や全閉の位置に達したことを、センサ２０の電動機電流検出により検知すると、電動機８を停止制御する。 - 特許庁

An erase voltage for erasing the accumulated charges in the floating gate (FG) is applied between the control gate (CG) and the regions (BL1, BL2) and an erase current is allowed to flow toward the control gate (CG) or the regions (BL1, BL2), thereby erasing the accumulated charges.例文帳に追加

コントロールゲート（ＣＧ）と、ソース・ドレイン領域（ＢＬ１、ＢＬ２）との間に、フローティングゲート（ＦＧ）中の蓄積電荷を消去するための消去電圧を印加して、コントロールゲート（ＣＧ）またはソース・ドレイン領域（ＢＬ１、ＢＬ２）に向けて消去電流を流して、蓄積電荷を消去する。 - 特許庁

To provide a surge protective circuit for an insulating gate type transistor with improved surge-resistance for static electricity, etc., by shortening the gate charge time for operating (on) the insulating gate type transistor within a discharge period for a surge current to flow, causing no parasitic bipolar operation.例文帳に追加

ゲート充電時間を短縮し放電時間内に絶縁ゲート型トランジスタを動作（オン）させてサージ電流を流し、寄生バイポーラ動作を起こさせないようにして静電気などのサージ耐量を向上させることができる絶縁ゲート型トランジスタのサージ保護回路を提供する。 - 特許庁

Specifically, a gate current value of an n-channel transistor in which a channel region is formed by an oxide semiconductor is measured in a state where a voltage lower than the threshold voltage of the transistor is applied between a gate and a source, and a potential higher than that applied to the gate is applied to a drain.例文帳に追加

具体的には、酸化物半導体によってチャネル領域が形成されるｎチャネル型トランジスタのゲート及びソース間にトランジスタのしきい値電圧未満の電圧を印加し且つドレインにゲートに与えられる電位よりも高電位を与えた状態におけるゲート電流値の測定を行う。 - 特許庁

To achieve both, for example, a securement of high-speed performance of an HP transistor in a core part and, for example, an improvement of a gate withstand voltage and a reduction of a gate leakage current in an I/O transistor and an LP transistor, in a semiconductor device having a plurality of gate insulating films on the same substrate.例文帳に追加

同一基板上に複数のゲート絶縁膜を有する半導体装置において、例えばコア部におけるＨＰトランジスタの高速性の確保と、例えばＩ／Ｏトランジスタ及びＬＰトランジスタのゲート耐圧の向上やゲートリーク電流の低減とを両立する。 - 特許庁

Further, the amount of the electric charges implanted into the interface between the gate insulating layer 1 and organic semiconductor layer 2 varies according to the pressure applied to the gate insulating layer 1 at this time, so the current between the drain electrode 3 and source electrode 4 varies according to the pressure applied to the gate insulating layer 1.例文帳に追加

しかも、このときゲート絶縁層１に印加される圧力に応じて、ゲート絶縁層１と有機半導体層２との界面に注入される電荷の量が変化するため、ゲート絶縁層１に印加される圧力に応じてドレイン電極３及びソース電極４間の電流が変化する。 - 特許庁

To provide a manufacturing method of a semiconductor device which is superior in high-frequency characteristics, wherein the alignment deviation between a conductive layer used as a gate electrode and a source/drain is not present, irregurality in source resistance and gate capacitance can be prevented, the gate resistance is reduced, and irregularity in the source-drain current is small.例文帳に追加

ゲート電極に用いられる導電層とソース／ドレイン領域との合わせずれがないため、ソース抵抗とゲート容量のバラツキを防ぐことができ、ゲート抵抗を小さし、ソース−ドレイン電流のバラツキが小さい高周波特性の優れた半導体装置の製造方法を提供する。 - 特許庁

By utilizing the work function difference, the potential of the transfer gate electrode 248 substantially becomes a negative potential, and the accumulating effect of holes under the transfer gate electrode 248 is permitted to enjoy the same, whereby the generation of dark current from the lower interface of the transfer gate can be reduced.例文帳に追加

仕事関数差を利用することで、転送ゲート電極２４８の電位を実質的に負電位にして、転送ゲート電極２４８下にホールを蓄積する効果を享受できるようになり、転送ゲート下界面からの暗電流の発生を低減することができる。 - 特許庁

By performing the thermal nitride of the newly formed gate insulation film, a film having small deterioration due to a post thermal process can be formed, thus preventing electrons from being trapped in the gate insulation film and the amount of current from decreasing, and an electric field from concentrating at one portion of the gate insulation film for causing deterioration to accelerate.例文帳に追加

新たに形成したゲート絶縁膜を熱窒化することで後熱工程による劣化が小さい膜にでき、ゲート絶縁膜中に電子がトラップされて電流量が低下したり、ゲート絶縁膜の一部に電界が集中して劣化が加速されるのを防止できる。 - 特許庁

The alternating current (AC) switching circuit comprises a first field effect transistor (FET) (144, 244) having a first source, a first gate and a first drain, and a second FET (142, 242) having a second drain, a second source connected with the above first source and a second gate connected with the above first gate.例文帳に追加

交流(AC)スイッチング回路は、第１のソース、第１のゲート、及び第１のドレインを有する、第１の電界効果トランジスタ(FET)(144,244)と、第２のドレイン、前記第１のソースに結合された第２のソース、及び前記第１のゲートに結合された第２のゲートを有する、第２のFET(142,242)とを備える。 - 特許庁

In this driving method of the drive circuit, a 1st gate driver is selected out of at least two gate drivers first according to a selection rule, and made to display a figure image of a specified-column-number part in a current frame in order from gate lines in an (A)th column.例文帳に追加

本発明の駆動回路の駆動方法によると、先ず選択規則に基づき少なくとも二つのゲートドライバより第１ゲートドライバを選出し、第１ゲートドライバに第Ａ列のゲート線より順に、現在のフレーム中の所定の列数部分の図形画像を表示させる。 - 特許庁

The field effect type sensor is also equipped with a gate voltage application part 103 for applying a gate voltage which is common to each ISFET 101 to the back gate 11, and a detection part 104 for detecting a current between the source 112 and the drain 113 of each ISFET 101.例文帳に追加

また、本実施の形態における電界効果型センサは、ＩＳＦＥＴ１０１の各々に共通のゲート電圧をバックゲート１１に印加するゲート電圧印加部１０３、および，ＩＳＦＥＴ１０１の各々のソース１１２とドレイン１１３との間電流を検出する検出部１０４を備える。 - 特許庁

To provide a method of manufacturing a recess gate of a semiconductor device capable of preventing the degradation of the characteristics of a gate insulating film and the occurrence of a leakage current by suppressing the occurrence of a horn Ho in a recess pattern.例文帳に追加

リセスパターンにホーンＨｏが発生することを抑制して、ゲート絶縁膜の特性劣化及び漏れ電流の発生を防止することができる半導体素子のリセスゲートの製造方法を提供すること。 - 特許庁

When the third MOSFET 5 is off, a stable gate bias voltage is ensured by the gate input capacity of the first diode 8 and the third MOSFET 5, so that reflux current flows through the fourth MOSFET 10.例文帳に追加

また、第１ＭＯＳＦＥＴ２がオフになると、第１ダイオード８と第３ＭＯＳＦＥＴ５のゲート入力容量により安定したゲートバイアス電圧が確保されるため第４ＭＯＳＦＥＴ１０に環流電流が流れる。 - 特許庁

To provide a thin-film PIN diode element capable of preventing a decrease in optical current even when having a region of low impurity concentration or when charges are generated in a gate insulation film or on the surface of a gate electrode.例文帳に追加

低い不純物濃度の領域を有する場合や、ゲート絶縁膜中またはゲート電極の表面に電荷が発生した場合であっても、光電流が低下しない薄膜ＰＩＮダイオード素子を提供する。 - 特許庁

A MOS transistor Pc for shortening a rise time of the output current is connected between the gate of MOS transistor Pa and a ground potential, and the gate thereof is connected to the drain of MOS transistor Pa.例文帳に追加

ＭＯＳトランジスタＰａのゲートと接地電位との間には、出力電流の立ち上がり時間を短くするＭＯＳトランジスタＰｃが接続され、そのゲートはＭＯＳトランジスタＰａのドレインに接続されている。 - 特許庁

By using an embedded PD 119 for a photoelectric conversion device and applying a negative voltage to a transfer gate electrode, a p type channel layer is formed right below a transfer gate part and the dark current of the part is prevented.例文帳に追加

光電変換素子に埋め込みＰＤ１１９を用い、転送ゲート電極に負電圧をかけることにより、転送ゲート部の直下にｐ型チャネル層を形成して、この部分の暗電流を防止する。 - 特許庁

To provide a semiconductor integrated circuit having a structure capable of preventing a deterioration of a gate insulating film caused by a charge storage in a gate electrode and an occurrence of a leakage current in an etching step of a metal wiring layer.例文帳に追加

メタル配線層のエッチング工程において、ゲート電極への電荷チャージに起因するゲート絶縁膜の劣化及びリーク電流の発生を防止できる構造を有する半導体集積回路を提供する。 - 特許庁

This gate signal is output to a motor drive circuit 8 from a pulse signal output part 73, and the motor drive circuit 8 supplies the gate signal to MOSFETs Q1 to Q6 for switching the direction of an armature current.例文帳に追加

このゲート信号は、パルス信号出力部７３からモータ駆動回路８に出力され、モータ駆動回路８は、ゲート信号をＭＯＳＦＥＴ Ｑ１〜Ｑ６に供給して、電機子電流の方向を切り替える。 - 特許庁

To provide a group III nitride-based hetero field-effect transistor that has low resistance against electron transfer during ON-operation, and in which gate leakage current of a gate electrode and two-dimensional electron gas is hard to occur during OFF-operation.例文帳に追加

オン動作時には電子移動の抵抗が低く、かつオフ動作時にはゲート電極と２次元電子ガスとのゲートリーク電流が発生しにくいＩＩＩ族窒化物系へテロ電界効果トランジスタを提供する。 - 特許庁

To provide a semiconductor non-volatile memory device which suppresses deterioration of resistance to leakage associated with the microfabrication of memory cells by reducing a leakage current occurring in an inter-electrode insulating film between the control gate and the floating gate.例文帳に追加

コントロールゲートとフローティングゲートとの間の電極間絶縁膜に発生するリーク電流を低減させ、メモリセルの微細化に伴うリーク耐性の劣化を抑制する半導体不揮発性記憶装置を提供する。 - 特許庁

A voltage or a current for monitoring is applied by means of an address selector AS only to specific gate capacitors C0 to C7 among a plurality of gate capacitors C0 to C7 having an insulation film to be evaluated as a capacitor insulation film.例文帳に追加

評価対象の絶縁膜をキャパシタ絶縁膜として有している複数のゲート・キャパシタＣ０〜Ｃ７のうちの特定のゲート・キャパシタＣ０〜Ｃ７にのみ、アドレス・セレクタＡＳでモニター用の電圧または電流を印加する。 - 特許庁

The current limiting circuit 12 includes a protection transistor 13, a first protection resistor 14 for connecting the drain and gate of the protection transistor 13, and a second protection resistor 15 for connecting the source and gate of the protection transistor 13.例文帳に追加

電流制限回路１２は、保護トランジスタ１３と、保護トランジスタ１３のドレインとゲートを接続する第１保護抵抗１４と、保護トランジスタ１３のソースとゲートを接続する第２保護抵抗１５とを有する。 - 特許庁

By providing a recessed gate contact, a conduction channel formed at the interface of two III-nitride materials is interrupted when the gate electrode is inactive, to prevent current flow in the device.例文帳に追加

凹型のゲートコンタクトを提供することにより、ゲート電極が不活性状態である場合には、２つのIII族窒化物材料の界面に形成された伝導チャンネルが遮断され、デバイス中の電流の流れを防止する。 - 特許庁

(a) Devices possessing a current switching function for use in digital circuits with superconducting gates for which the value obtained by multiplying the delay time per gate by the power consumption per gate is less than 1/100 billion milijoules 例文帳に追加

イ　超電導ゲートを有するデジタル回路用の電流スイッチングの機能を有するものであって、ゲート当たりの遅延時間にゲート当たりの電力消費を乗じて得た値が一、〇〇〇億分の一ミリジュール未満のもの - 日本法令外国語訳データベースシステム

A 1st diode D1 is connected to block flowing of a current to the gate from the power supply 2 for the drive circuit is connected between the positive terminal of the power supply 2 for the drive circuit and the gate of the MOSFET 1.例文帳に追加

駆動回路用電源２のプラス端子とＭＯＳＦＥＴ１のゲートとの間には、駆動回路用電源２から前記ゲートへの電流の流れを阻止するように第１のダイオードＤ１が接続されている。 - 特許庁

To provide an organic thin film transistor which is equipped with a gate insulating film that is easily formed, high in carrier mobility, capable of reducing a leakage current, has a high ON/OFF ratio, operates on a low gate voltage, and has a superior device performance.例文帳に追加

ゲート絶縁膜の形成を簡便に行うことが可能で、キャリア移動度が高く、リーク電流が低減され、ＯＮ／ＯＦＦ比が高く、ゲート電圧を低くできデバイス性能に優れた有機薄膜トランジスタを提供する。 - 特許庁

In this NMOS transistor 10, as a leakage current in the P-N interface is little under a prescribed gate voltage and a reverse short-channel effect is little, the transistor 10 has a large margin to the dimension of a gate length and a prescribed threshold voltage.例文帳に追加

本ＮＭＯＳ１０は、所定ゲート電圧下でｐｎ接合リーク電流が小さく、また、逆短チャネル効果が小さいので、ゲート長の寸法に対する大きなマージンを有しつつ所定のしきい値電圧を示す。 - 特許庁

In this method, a test current ICnorm is measured by using a normal PMOS gate potential Gp1 as a PMOS gate potential Gp which performs on/off control on PMOS transistors MP1 and MP2 in a prescribed period in a first step S1.例文帳に追加

ステップＳ１で、ＰＭＯＳトランジスタＭＰ１及びＭＰ２を所定周期でオン／オフ制御するＰＭＯＳゲート電位ＧｐとしてノーマルＰＭＯＳゲート電位Ｇｐ１を用いて、テスト電流ＩＣｎｏｒｍを測定する。 - 特許庁

Total memory current of two memory cells M000, M001 is sensed from a sense amplifier 1 by setting word lines WL(0), WL(1) simultaneously to "H" level and by setting a Y gate line YG(0) and a select gate line SG (0) respectively to "H" level.例文帳に追加

ワード線ＷＬ（０），ＷＬ（１）を同時に“Ｈ”レベルにし、Ｙゲート線ＹＧ（０）とセレクトゲート線ＳＧ（０）とをそれぞれ“Ｈ”レベルにし、センスアンプ１から２つのメモリセルＭ０００，Ｍ００１の総電流を取り込む。 - 特許庁

The device includes a relatively thick passivation layer 20 to reduce traps caused by device processing, and thin passivation layers 16, 18 below a gate terminal 38 to reduce the gate current leakage.例文帳に追加

該デバイスは、デバイスの加工に起因するトラップを減少させるため比較的厚い不動態化層２０と、ゲート電流の漏れを減少させるためゲート端子３８の下方の薄い不動態化層１６、１８とを含む。 - 特許庁

The electric potential at a node N4 between the resistor elements 31 and 32 is inputted into one input point (a gate of a transistor 33) of a current mirror circuit 100, while a ground electric potential is applied to the other input point (a gate of a transistor 35).例文帳に追加

抵抗素子３１，３２間の節点Ｎ４の電位がカレントミラー回路１００の一方の入力（トランジスタ３３のゲート）に入力され、他方の入力（トランジスタ３５のゲート）には接地電位が印加されている。 - 特許庁

To attain a desired value of a current-voltage characteristic of a transistor even if gate length fluctuation is generated by forming the transistor while taking the generation of the gate length fluctuation of the transistor into consideration.例文帳に追加

トランジスタにゲート長ゆらぎが生じることを考慮しつつそのトランジスタを形成することで、ゲート長ゆらぎが発生した場合であっても、形成後のトランジスタの電流-電圧特性が所望の値となるようにする。 - 特許庁

A switch 10 (11) is connected between a gate and a source (a gate and a drain) of a P-channel MOS TR 6 being a component of a current mirror circuit of each VCO in a PLL circuit provided with a plurality of VCOs.例文帳に追加

複数のＶＣＯを備えたＰＬＬ回路において、各ＶＣＯのカレントミラー回路に含まれるＰチャネルＭＯＳトランジスタ６のゲート−ソース間とゲート−ドレイン間にそれぞれスイッチ１０，１１を接続する。 - 特許庁

A depletion type NMOS transistor ND1 whose gate and source are connected flows a start current for starting a constant current circuit to the gates of an NMOS transistor N2 and the NMO transistor NL3, thereby making it unnecessary to provide any start circuit for starting the constant current circuit to reduce the circuit scale of the constant current circuit.例文帳に追加

ゲートとソースとを接続されるデプレション型ＮＭＯＳトランジスタＮＤ１が定電流回路を起動する起動電流をＮＭＯＳトランジスタＮ２及びＮＭＯＳトランジスタＮＬ３のゲートに流すので、定電流回路を起動するための起動回路が不要になり、定電流回路の回路規模が小さくなる。 - 特許庁

The constant current circuits 4, 5 respectively include constant current setting transistors N4, P4 of which the gate is supplied with the bias voltages VRP, VRN and which set a constant current, and switch transistors N5, P5 which are connected in series with the N4, P4 and are turned off in accordance with an input signal to cut off a constant current.例文帳に追加

定電流回路４、５は、それぞれ、ゲートにバイアス電圧ＶＲＰ、ＶＲＮが供給され定電流を設定する定電流設定用トランジスタＮ４、Ｐ４と、このＮ４、Ｐ４に直列に接続され、入力信号に応じてオフすることで定電流を遮断するスイッチトランジスタＮ５、Ｐ５を有する。 - 特許庁

In the semiconductor device, a current-voltage converting element and a transistor are connected in series; and an amplifier circuit detects a voltage which is applied, when a current flows to the current-voltage converting element, and sets a gate-source voltage of the transistor based on the voltage.例文帳に追加

半導体装置は、電流電圧変換素子とトランジスタとが直列に接続され、電流電圧変換素子に電流が流れるときにかかる電圧を増幅回路で検出し、その電圧に基づいて増幅回路がトランジスタのゲートソース間電圧を設定する。 - 特許庁

Level of a current flowing from the constant current circuit (6) to the inverter circuit (4) is adjusted by connecting the bade terminals or gate terminals of the first transistor (8_1) and second transistor (8_2) with each other and with the adjusting resistor (5a) thereby altering the output current value from the adjusting resistor (5a).例文帳に追加

第１のトランジスタ(8_1)と第２のトランジスタ(8_2)の各ベース端子又はゲート端子とを互いに且つ調整抵抗(5a)とに接続し、調整抵抗(5a)の出力電流値を変更することにより、定電流回路(6)からインバータ回路(4)に流れる電流のレベルを調整する。 - 特許庁

To suppress fluctuation in a driving current caused by a leak current in each switching transistor disposed at the gate terminal of a driving transistor in an organic EL display device having a pixel circuit including a drive signal regulating circuit that keeps a driving current constant.例文帳に追加

駆動電流を一定に維持する駆動信号一定化回路構成を具備する画素回路を備えた有機ＥＬ表示装置において、駆動トランジスタのゲート端に設けられる各スイッチングトランジスタのリーク電流を起因とする駆動電流の変動を抑制する。 - 特許庁

A constant-current source circuit 31 is provided with a transistor Q22, with which a resistor R1 is connected between the gate and the source, and a current I21 to flow to the resistor R1 and a drain current I22 of the transistor Q22 are matched by transistors Q21, Q23 and Q24.例文帳に追加

定電流源回路３１は、ゲート−ソース間に抵抗素子Ｒ１が接続されたトランジスタＱ２２を備え、トランジスタＱ２１，Ｑ２３，Ｑ２４により、抵抗素子Ｒ１に流れる電流Ｉ２１とトランジスタＱ２２のドレイン電流Ｉ２２を一致させる。 - 特許庁

The gate voltage of the transistor Q1 is increased or the bias of the transistor Q1 is deepened by continuation of charging; and although the current starts to run to the transistor Q1, the current carried to the transistor Q1 at this time is small, and the current to the load 2 is thus also small.例文帳に追加

そして、充電継続により、トランジスタＱ１のゲート電圧が大きくつまりトランジスタＱ１のバイアスは深くなり、トランジスタＱ１に電流が流れ始めるが、そのときにトランジスタＱ１に流せられる電流は小さく、よって、負荷２への電流も小さい。 - 特許庁

To provide an LCD gate driver circuit which is applicable to an LCD panel having different specifications and has adjustable current driving capability.例文帳に追加

仕様の異なるＬＣＤパネルに適用可能な、電流駆動能力を調整可能としたＬＣＤゲートドライバ回路を提供することを目的とする。 - 特許庁

To provide a micro semiconductor device of high performance and reliability which has a high power driving ability, by relaxing the electric field in a gate insulating film while keeping a high short channel effect resistance and high current drivability.例文帳に追加

半導体装置に於いて、高い短チャネル効果耐性並びに高い電流駆動能力を保ちつつ、ゲート絶縁膜中の電場の緩和を図る。 - 特許庁

A potential of a gate of the driving transistor is fixed, and the driving transistor is operated in a saturation area, so that a current can be supplied thereto anytime.例文帳に追加

本発明では、駆動用トランジスタのゲートの電位は固定し、前記駆動用トランジスタは飽和領域で動作させ、常に電流を流せる状態にしておく。 - 特許庁