「gate-current」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

To provide a semiconductor device having a gate insulating film which is reduced in leakage current and excellent in film quality, and to provide a method for manufacturing the same.例文帳に追加

リーク電流が少なく且つ膜質に優れたゲート絶縁膜を有する半導体装置及びその製造方法を提供する。 - 特許庁

This pulse signal is fed to the gate of the triac Q1 to change the amount of current flowing in the triac Q1, thereby modulating light of the lamp 12.例文帳に追加

このパルス信号をトライアックＱ１のゲートに供給し、トライアックＱ１に流れる電流量を変えランプ１２の調光を行う。 - 特許庁

To reduce variation in threshold by reducing a leak current flowing from a semiconductor substrate to a control gate electrode during operation of a transistor.例文帳に追加

トランジスタの動作時に半導体基板から制御ゲート電極に抜けるリーク電流を低減して閾値のばらつきを低減させる - 特許庁

To provide a manufacturing method of a semiconductor device which can reduce layer resistance of gate electrodes by preventing an increase of a junction leak current.例文帳に追加

接合リーク電流の増加を防止し、ゲート電極の層抵抗を低減可能な半導体装置の製造方法を提供する。 - 特許庁

An overcurrent state is detected with a current detection resistor, and the gate voltage of a power MOS FET 1 is lowered by the operation of a transistor 2.例文帳に追加

過電流状態は電流検出抵抗で検出しトランジスター２の作動によりパワーＭＯＳ ＦＥＴ１のゲート電圧を下げる。 - 特許庁

The insulated gate type semiconductor device 100 is comprised of a cell area where current flows, and a termination area surrounding the cell area.例文帳に追加

絶縁ゲート型半導体装置１００は，電流が流れるセルエリアと，そのセルエリアを囲む終端エリアとによって構成されている。 - 特許庁

The ... is the first such device to integrate six on-chip synchronous gate drivers and an innovative active current-sharing algorithm. 例文帳に追加

この...は、６個のオンチップ同期ゲート・ドライバと革新的な能動電流共有アルゴリズムとを統合したデバイスとして最初のものである。 - コンピューター用語辞典

To reduce local current close formation generated between the end part of the body region of one conductivity type and the end part of a first gate insulation film.例文帳に追加

一導電型ボディー領域の端部と第１のゲート絶縁膜の端部との間で発生する局部電流密集を低減する。 - 特許庁

Since the gate conditions are switched only when the forward current of a circulation diode is small, the loss does not increase in steady state.例文帳に追加

従って、還流ダイオードの順方向電流が小さい時だけ、ゲート条件を切替えるので、定常時の損失は大きくならない。 - 特許庁

The control unit 30 changes the current supply capacity by forcedly changing a gate voltage of the output transistor M1.例文帳に追加

制御部３０は、出力トランジスタＭ１のゲート電圧を強制的に変化させることにより、電流供給能力を変化させる。 - 特許庁

The Hall element which has a couple of current input electrodes and a couple of voltage output electrodes formed on a semiconductor substrate is equipped with at least one or more gate electrodes formed between the couple of current input electrodes; and one of the couple of current input electrodes is formed closely to the gate electrode in a recessed shape surrounding the gate electrode.例文帳に追加

半導体基板上に形成された一対の電流入力電極と、一対の電圧出力電極を有するホール素子において、前記一対の電流入力電極間に形成された少なくとも１個以上のゲート電極を備え、前記一対の電流入力電極の一方の電流入力電極は、前記ゲート電極に接近し、かつ、ゲート電極を囲むように凹形形状に形成される。 - 特許庁

A transistor TNK1 with an output signal OUTn of the differential amplifier as gate input and a transistor TNK2 with a signal OUTp having a logic opposite to that of the output signal of the differential amplification circuit as gate input are connected in series between a node GP of a common gate terminal of a mirror transistor of the current mirror type differential amplifier 1-1 and one end of a constant current source circuit TNCS.例文帳に追加

カレントミラー型差動増幅器1-1 のミラートランジスタの共通ゲート端子のノードGPと定電流源回路TNCSの一端との間に、差動増幅器の出力信号OUTnをゲート入力とするトランジスタTNK1と、差動増幅回路の出力信号とは逆の論理の信号OUTpをゲート入力とするトランジスタTNK2とを直列に接続する。 - 特許庁

The current/voltage characteristics of a U-shaped transistor structure is controlled by the performance of a corner part of a device, over the entire gate voltage range, and thereby the short-channel effect is suppressed minimally; and a current under a threshold and a drive current are optimized.例文帳に追加

Ｕ字形トランジスタ構造の電流−電圧特性は、ゲート電圧範囲全体にわたって、デバイスの角部分の性能によって支配され、短チャネル効果が最小限に抑えられ、閾値下の電流及び駆動電流が最適化される。 - 特許庁

A current mirror circuit 1b comprising PMOS transistors 12 and 13 for feeding constant current, an NPN transistor 14 and resistances 16 and 17 is connected to a current mirror circuit 1a comprising NMOS transistors 2 and 3 whose gates are connected through a transfer gate 5.例文帳に追加

トランスファーゲート５を介してゲート間が接続されたＮＭＯＳトランジスタ２，３からなるカレントミラー回路１ａに、定電流を供給するＰＭＯＳトランジスタ１２，１３とＮＰＮトランジスタ１４と抵抗１６，１７からなるカレントミラー回路１ｂを接続する。 - 特許庁

The control circuit includes a first transistor with a gate that is controlled by a reference signal, and a current mirror circuit that is coupled to drive a control line (column line, for example, ) in the array with a current for mirroring a current that passes through the first transistor.例文帳に追加

制御回路は基準信号に制御されるゲートを有する第１のトランジスタと、第１のトランジスタを通る電流をミラーする電流でアレイの制御線（たとえばコラム線）を駆動するように結合する電流ミラー回路とを含む。 - 特許庁

There is provided a driving method of the magnetic memory element, in which current variation depending on the direction of the current is reduced by changing a gate voltage of a transistor when applying the current in order to record data to a magneto-resistance structure.例文帳に追加

本発明は、磁気抵抗構造体にデータを記録するために電流を印加する際、トランジスタのゲート電圧を変化させることによって、電流方向による電流量の変化を減少させることができる磁気メモリ素子の駆動方法である。 - 特許庁

When the drain current ID of a MOSFET 15 increases and a detected voltage Va exceeds a reference voltage Vr, an operational amplifier 29 sucks a current ID corresponding to a voltage (Va-Vr) and a gate capacitor is charged with a current (Ig-Id).例文帳に追加

ＭＯＳＦＥＴ１５のドレイン電流ＩD が増大して検出電圧Ｖａが参照電圧Ｖｒを超えると、オペアンプ２９が（Ｖａ−Ｖｒ）の電圧に応じた電流Ｉｄを吸い込み、ゲート容量は（Ｉｇ−Ｉｄ）の電流によって充電される。 - 特許庁

A modulation circuit 1 has a gate circuit 10 which controls supply and interruption of a modulation current in response to a burst circuit control signal CTL1, current source circuits 14-17, and a circuit current control circuit 18 which controls supply and interruption of a current by the circuits 14-17 in response to a current source circuit control signal CTL2.例文帳に追加

変調回路１は、変調電流の供給と遮断をバースト回路制御信号ＣＴＬ１に応じて制御するゲート回路１０と、電流源回路１４〜１７と、回路１４〜１７による電流の供給と遮断を電流源回路制御信号ＣＴＬ２に応じて制御する回路電流制御回路１８とを有する。 - 特許庁

Since a gate wiring region does not exist on the surface of a substrate around an IGBT cell region and an FWD cell region, and holes resulting from freewheel current are not stored in the gate wiring region, the semiconductor device has no risk of being destroyed by the recovery current.例文帳に追加

ＩＧＢＴセル領域およびＦＷＤセル領域の周囲の基板面上には、ゲート配線領域が存在しないため、フリー・ホイール電流に起因するホールがゲート配線領域に蓄積されることがないので、そのホールに起因するリカバリ電流によって破壊されるおそれがない。 - 特許庁

The feedback circuit 108 feeds potential back to the current mirror circuit 104 in order to suppress the lowering of the gate potential in the NMOS output transistor M116 and also feeds potential back to the current mirror circuit 103 in order to suppress the rise of the gate potential in the PMOS output transistor M115.例文帳に追加

フィードバック回路１０８は、ＮＭＯＳ出力トランジスタＭ１１６のゲート電位の低下を抑制するようにカレントミラー回路１０４にフィードバックを行い、ＰＭＯＳ出力トランジスタＭ１１５のゲート電位の上昇を抑制するようにカレントミラー回路１０３にフィードバックを行う。 - 特許庁

Carrier frequency of a gate control signal S4 for controlling an IGBT gate current Ig of a load in other words a DC output current Iout is detected and a carrier frequency conversion signal S2 corresponding to the carrier frequency is inputted into the comparison circuit 31.例文帳に追加

さらに、負荷のＩＧＢＴゲート電流Ｉ_Ｇ、つまり直流出力電流Ｉ_ｏｕｔを制御するゲート制御信号Ｓ４のキャリア周波数を検出し、キャリア周波数に対応した電圧のキャリア周波数変換信号Ｓ２が比較回路３１に入力される。 - 特許庁

An anode current is detected by a resistance 51 connected to the negative electrode of an anode power source 41 in series and a gate voltage applied to a gate power source 41 is controlled by a microcomputer 62 so that the detected anode current reaches a previously set value.例文帳に追加

アノード電源４２の負極に直列に接続された抵抗５１によりアノード電流を検出し、検出されるアノード電流があらかじめ設定された設定値と一致するように、ゲート電源４１により印加されるゲート電圧をマイクロコンピュータ６２により制御する。 - 特許庁

To provide an insulated double gate field-effect transistor capable of decreasing an increase in drain leakage current when the insulated double gate field-effect transistor is turned off in a state wherein a high potential is applied to the drain, and suppressing a decrease in on current due to an increase in drain parasitic resistance.例文帳に追加

高電位がドレインに印加された状態で二重絶縁ゲート電界効果トランジスタをオフ状態とするときのドレイン漏れ電流の増加を軽減し、かつソース、ドレイン寄生抵抗の増加によるオン電流低下が抑制できる二重絶縁ゲート電界効果トランジスタを提供する - 特許庁

A resistance element with a fixed value and operation characteristics of the transistor represented as the source voltage which varies with time are represented while divided into a linear area wherein the current increases with variation of the gate potential and the saturation area wherein the gate potential is constant and the current gradually decreases.例文帳に追加

固定値の抵抗素子と、時間に対して変化する電源電電圧で表す前記トランジスタの動作特性を、ゲート電位の変化で電流が増加する直線領域とゲート電位一定で電流が漸減する飽和領域とに分けて表現するものである。 - 特許庁

The transimpedance amplifier is equipped with a MOS transistor Q1 whose gate is grounded via a capacitor CG1 for an alternate current and a MOS transistor Q2 that is subjected to cascode connection with the MOS transistor Q1, whose gate is grounded via a capacitor CG2 for the alternate current, and further whose drain is connected to a load resistor RL.例文帳に追加

この発明は、ゲートをコンデンサＣＧ１で交流的に接地させたＭＯＳトランジスタＱ１と、このＭＯＳトランジスタＱ１とカスコード接続され、ゲートをコンデンサＣＧ２で交流的に接地させるとともにドレインに負荷抵抗ＲＬを接続させたＭＯＳトランジスタＱ２とを備えている。 - 特許庁

A voltage waveform with a time constant is applied in an area with a high gate voltage Vg1→Vg2 in the case the NMOS transistor is changed from on to off and a low reference current, and a steep voltage waveform is applied in an area with a low gate voltage Vg2→Vg3 and a reference current increased.例文帳に追加

ＮＭＯＳトランジスタがオンからオフに遷移するときのゲート電圧がＶg1→Ｖg2と高く、基準電流が低い領域ではゲートに時定数をもった電圧波形を印加し、ゲート電圧がＶg2→Ｖg3と低く、基準電流が増加する領域で、電圧波形を急峻にする。 - 特許庁

To provide a semiconductor device for obtaining a HEMT which achieves a normally off characteristic, does not cause a decrease in a saturated current value and is excellent in a current characteristic between a drain and a source to a gate voltage.例文帳に追加

ノーマリオフ特性が実現され、飽和電流値低下が生じず、ゲート電圧に対するドレイン・ソース間電流特性が良好なＨＥＭＴを実現する半導体装置を提供する。 - 特許庁

To improve the current driving performance of a thin-film transistor by improving contact performance between source-drain electrodes and an oxide semiconductor thin-film layer, and to suppress generation of current rate limiting by suppressing resistance in a film thickness direction of the oxide semiconductor thin-film layer from the source-drain electrodes to a channel in a top gate type structure.例文帳に追加

ソース・ドレイン電極と酸化物半導体薄膜層のコンタクト性を向上させ、薄膜トランジスタの電流駆動能力を向上させることを解決課題とする。 - 特許庁

To attain a semiconductor device using a MESFET which obtains desired carrier mobility and drain current, is operated to produce a high output and reduces a gate leakage current.例文帳に追加

所望のキャリア移動度、ドレイン電流を得ることができ、高出力動作することができる、かつ、ゲートの漏れ電流を減少することができるMESFETを用いた半導体装置を得ることを目的とする。 - 特許庁

In addition, since the gate voltages of the respective switching elements 323 are all the same, the copy current of 1/N of a reference current Iref_org is each output from the drain side of each switching element 323.例文帳に追加

そして、各スイッチング素子３２３のゲート電圧は全て等しいため、各スイッチング素子３２３のドレイン側からは参照電流Ｉref_ｏｒｇの１／Ｎのコピー電流がそれぞれ出力される。 - 特許庁

Drain current characteristics of the produced diamond FET has the maximum drain current density of 600 mA/mm at a gate voltage of -3 V, which is about six times as that in the case of the conventional art.例文帳に追加

作製したダイヤモンドＦＥＴのドレイン電流特性は、ゲート電圧−３Ｖにおける最大ドレイン電流密度が６００ｍＡ／ｍｍとなり、従来技術による場合の約６倍に増加した。 - 特許庁

Since the current Ia reaches a value of nearly 1/hFE^2 of a gate discharge current flowing through the TR 40, a voltage drop across a resistor 28 is decreased when a line to a load 22 is broken.例文帳に追加

電流Ｉａはトランジスタ４０を介して流れるゲート放電電流のほぼ１／ｈFE^^２の大きさとすることができるため、負荷２２の断線時において抵抗２８での電圧降下が小さくなる。 - 特許庁

When the sensitivity of a change in a drain current to a change in gate potential is reduced, the prescribed current value can be outputted even when currents from almost all output terminals are changed.例文帳に追加

また、ゲート電位の変化に対するドレイン電流の変化の感度を小さくすることで、大多数の出力端子の電流が変化した際でも、所定の電流値が出力できるようにした。 - 特許庁

The second memory includes a memory element and an insulated gate field effect transistor for controlling the holding of a charge in the memory element whose off-state current or leakage current is extremely low.例文帳に追加

そして、第２の記憶部が、記憶素子と、当該記憶素子における電荷の保持を制御するための、オフ電流またはリーク電流が極めて小さい絶縁ゲート電界効果型トランジスタとを有する。 - 特許庁

The voltage at a VCM (+) terminal for supplying a current for VCM drive and the voltage at the gate terminal of a switch M1 which determines the supply of a current to the VCM (+) are inputted to an abnormality detection circuit.例文帳に追加

ＶＣＭ駆動用の電流を供給するＶＣＭ（＋）端子及びＶＣＭ（＋）に電流への供給を決定するスイッチＭ１のゲート端子の電圧を異常検出回路に入力する。 - 特許庁

The gate of a constant current source transistor N1 receives a second reference potential Vref2 which is a separate system with respect to the first reference potential Vref1 to control the operating current value of the differential amplifier circuit.例文帳に追加

定電流源トランジスタＮ１は、差動アンプ回路の動作電流値を制御するために、第１の基準電位Ｖｒｅｆ１とは別系統の第２の基準電位Ｖｒｅｆ２をゲートに受けて動作する。 - 特許庁

To essentially prevent flow of an avalanche breakdown current between the gate and drain without deteriorating performance of an element, in a current controlled power element having U-shaped insulating electrodes.例文帳に追加

Ｕ字型の絶縁電極を有する電流制御型パワー素子において、従来の素子の性能を保持しながら、本質的にゲート／ドレイン間にアバランシェ降伏電流が流れない半導体装置を提供する。 - 特許庁

In the case of the adjustment, the gate voltage is set by adjusting the resistance of the variable resistor sections 7, 10 so that a current flowing to drain electrodes of the amplifier field effect transistors 1, 2 is within a specified current.例文帳に追加

調整時には、ゲート電圧は、増幅用電界効果トランジスタ１、２のドレイン電極に流れる電流値を規定値内になるように、可変抵抗部７、10の抵抗値を調整して設定する。 - 特許庁

To provide an active matrix drive display unit enhancing an on/off ratio of a drain current than before by making a gate insulation film thinner while controlling the increase of an off current of a TFT element.例文帳に追加

ＴＦＴ素子のオフ電流の増加を抑制しつつ、ゲート絶縁膜を更に薄膜化し、これによって従来よりもドレイン電流のオン／オフ比を高めたアクティブマトリクス駆動表示装置を提供する。 - 特許庁

Current I_ne at any given time is estimated from current values I_n-1, I_n sampled at the peak of a PWM carrier wave and the ON time ratio of gate signals of switches SW1, SW4 controlled by a control circuit.例文帳に追加

ＰＷＭ搬送波の頂点でサンプリングした電流値Ｉ_n-1，Ｉ_nと、制御回路で制御するスイッチＳＷ１、ＳＷ４のゲート信号のオン時間割合から任意時刻での電流Ｉ_neを推定する。 - 特許庁

To provide a FET amplifier the power consumption of which can be reduced in response to a signal level without the need for a variable control provision of a gate-source voltage Vgs and for a constant current provision of a drain current Id.例文帳に追加

ゲート・ソース間電圧Ｖｇｓの可変制御及びドレイン電流Ｉｄの定電流化を伴わずに、ＦＥＴ増幅器の消費電力を信号レベルに応じて低減できるようにする。 - 特許庁

Each of a plurality of unit circuits U includes a drive transistor 12, which generates a drive current Iel corresponding to the potential of the gate and a light-emitting element 14, which illuminates with luminance corresponding to the drive current Iel.例文帳に追加

複数の単位回路Ｕの各々は、ゲートの電位に応じた駆動電流Ｉelを生成する駆動トランジスタ１２と駆動電流Ｉelに応じた輝度に発光する発光素子１４とを含む。 - 特許庁

For a drive method of an electronic circuit, a unit circuit U includes a light-emitting element E which emits a light, in response to a current IEL supplied from a power supply line 17 and a drive transistor Tdr which controls the current IEL according to the voltage at the gate.例文帳に追加

単位回路Ｕは、給電線１７から供給される電流ＩELに応じて発光する発光素子Ｅと電流ＩELをゲートの電圧に応じて制御する駆動トランジスタＴdrとを含む。 - 特許庁

To provide a gate driving circuit and a semiconductor device that can sufficiently prevent a through current from being generated owing to noise and deter the circuit area and current consumption from increasing.例文帳に追加

ノイズによる貫通電流の発生を十分に防止し、かつ回路面積の増加並びに消費電流の増大を抑制することが可能なゲート駆動回路及び半導体装置を提供する。 - 特許庁

Between the gate terminal of a transistor 1 for creating output current and the input terminal of an inverter circuit 3, a capacitor 4 having a capacitance corresponding to the size of the transistor 1 for creating output current is connected.例文帳に追加

出力電流生成用トランジスタ１のゲート端子とインバータ回路３の入力端子との間に、出力電流生成用トランジスタ１のサイズに応じた容量値を持つ容量４を接続する。 - 特許庁