「gate-current」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

In an electric tool, when a current value of a detected motor current exceeds a second excessive current setting value, it is determined that the motor 103 is in a locked state, and a gate signal inputted by a triac 125 is stopped in an instant (S210).例文帳に追加

検出されたモータ電流の電流値が第２の過電流設定値を超えていたときはモータ１０３がロック状態であると判断し，瞬時にトライアック１２５の入力するゲート信号を停止させる（ステップ２１０）。 - 特許庁

In a normal read operation, read voltage is applied to the control gate of the main body cell MC and the control gates of the reference cells RC03, RC13, RC23 of the reference current source circuit 32, reference current values for read-out Iread01, Iread12, Iread23 are compared with a cell current.例文帳に追加

通常の読み出し動作では、本体セルＭＣの制御ゲートと、基準電流源回路３２の参照セルＲＣ０３，ＲＣ１３，ＲＣ２３の制御ゲートに読み出し電圧を印加し、読み出し用基準電流値Ｉｒｅａｄ０１，Ｉｒｅａｄ１２，Ｉｒｅａｄ２３とセル電流を比較する。 - 特許庁

In the current synchronizing device 150, the phase detection parts 152, 154 detect the phase of the output current of the corresponding inverters 204, 304 based on the output of the current detectors 220, 320 and the reference gate pulse generating part 156.例文帳に追加

電流同期装置１５０は、位相検出部１５２、１５４が電流検出器２２０、３２０と基準ゲートパルス生成部１５６との出力に基づいて、対応したインバータ２０４、３０４の出力電流の位相を検出する。 - 特許庁

To provide an output driver circuit in which a through-current generated by a parasitic element current between the gate and drain of an output driver transistor is prevented, the current performance of the a predriver circuit is lowered and a chip area is reduced.例文帳に追加

出力ドライバートランジスタのゲート−ドレイン間寄生素子電流により発生する貫通電流を防止し、且つ、プリドライバー回路の電流能力を下げチップ面積を削減する出力ドライバー回路の提供を目的とする。 - 特許庁

The CMOS constant current circuit is constituted so that a MOS transistor MP10 in which an interval between a gate and a source is short-ciruited is connected to an output edge of the CMOS constant current circuit and it is stably operated using leak current generated in the MOS transistor at high temperature.例文帳に追加

ＣＭＯＳ定電流回路の出力端に、ゲート・ソース間を短絡したＭＯＳトランジスタＭＰ１０を接続し、高温時にＭＯＳトランジスタに発生したリーク電流を利用して安定動作させる構成とした。 - 特許庁

To provide a mos transistor and its manufacturing method that prevent current leak, can secure larger process margin at the time of adjusting an off-current, and realize a more stable element by the same width between gate lines as the conventional one.例文帳に追加

本発明の目的は、電流漏れを防止し、オフ電流の調節にあたってより大きな工程マージンを確保できる、モストランジスタ及びその製造方法を提供することにある。 - 特許庁

The over-current protection circuit includes: a bipolar transistor 2; a bipolar transistor leakage current detection resistor 3; and an interruption circuit 4, which exist between a gate electrode and a source electrode of an output MOSFET 1.例文帳に追加

過電流保護回路は、出力ＭＯＳＦＥＴ１のゲート電極とソース電極間に、バイポーラトランジスタ２と、バイポーラトランジスタ漏れ電流検出抵抗３と、遮断回路４とを有する。 - 特許庁

Therefore, the gate of a PMOS transistor 1 for voltage switching is discharged from a VPP level according to the current driving of the constant current circuit 7, an finally reaches a VSS (GND) level.例文帳に追加

したがって、電圧切替用ＰＭＯＳトランジスタ１のゲートは、ＶＰＰレベルから、定電流回路７の電流駆動により放電され、最終的にＶＳＳ（ＧＮＤ）レベルになる。 - 特許庁

The output signal S11 is imparted to a gate of the PMOS 12 configuring a current mirror circuit to the PMOS 14, and the output current Iout is output from the PMOS 12.例文帳に追加

更に、出力信号Ｓ１１は、ＰＭＯＳ１４に対してでんりゅうミラー回路を構成するＰＭＯＳ１２のゲートに与えられ、このＰＭＯＳ１２から出力電流Ｉoutが出力される。 - 特許庁

After that, a leak current is made to flow between the source and the drain, source voltage is made 0 V, consequently, the tunnel current between the source and the floating gate is stopped, and erasing operation is automatically stopped.例文帳に追加

その後、ソース−ドレイン間にリーク電流が流して、ソース電圧を0Vにして、結果的にソース−浮遊ゲート間にトンネル電流を停止させ、自動的に消去動作を停止させる。 - 特許庁

A transistor P1 is connected with a constant current unit CC and the drain terminal of a transistor P2 constituting a current mirror is connected with the gate terminal of a transistor N3 and the drain terminal of a transistor N2.例文帳に追加

トランジスタＰ１は定電流装置ＣＣが接続され、カレントミラーを構成するトランジスタＰ２のドレイン端子はトランジスタＮ３のゲート端子とトランジスタＮ２のドレイン端子に接続される。 - 特許庁

To provide a current detection circuit capable of setting a detection current more accurately by suppressing an influence caused by the voltage difference between gate sources of an output transistor and a sense transistor.例文帳に追加

出力トランジスタとセンストランジスタのゲート−ソース間電圧の差異による影響を抑制することで検出電流をより正確に設定可能な電流検出回路の提供。 - 特許庁

The wireless gate way 21 generates the current presentation screen same to that of the computer, based on the update screen and the last current presentation screen, and transmits the screen to a display.例文帳に追加

そしてワイヤレスゲートウェイ２１は、更新画面とこの一つ前のプレゼンテーション画面からコンピュータと同じ現在のプレゼンテーション画面を生成し、この画面を表示装置へ伝送する。 - 特許庁

A MOS TR 11 and a MOS TR 12 are n channel MOS TRs and form a current mirror circuit CT2 and the current ratio is 1:A when the gate voltages are equal.例文帳に追加

ＭＯＳトランジスタ１１とＭＯＳトランジスタ１２とは、ｎチャンネル型のＭＯＳトランジスタであり、カレントミラー回路ＣＴ２を形成しており、同一ゲート電圧の場合の電流比は１：Ａである。 - 特許庁

At this time, a collector/emitter voltage of the TR Q1 in turned-off state, equal to a gate/source voltage of a MOS TR M1 results in decreasing the output current I_1 and the current I_2.例文帳に追加

この時トランジスタＱ１のコレクタ・エミッタ間電圧が、ＭＯＳトランジスタＭ１のゲート・ソース間電圧となり、出力電流Ｉ１、更に電流Ｉ２の電流値は小さくなる。 - 特許庁

To provide a vertical organic thin-film transistor exhibiting an increase type characteristic in which a source-drain current increases with an increase in gate voltage in current-voltage characteristics of the organic thin-film transistor.例文帳に追加

有機薄膜トランジスタの電流−電圧特性において、ゲート電圧の増加に伴ってソース−ドレイン電流値が増加する増加型を示す垂直型有機薄膜トランジスタを提供する。 - 特許庁

To provide a III-V compound semiconductor electronic device reducing a leakage current from a gate electrode and being proper to a high-power device obtaining high breakdown-strength characteristics and large-current output characteristics.例文帳に追加

ゲート電極からのリーク電流を低減して、高耐圧特性と大電流出力特性が得られるハイパワーデバイスに適したIII-Ｖ族化合物半導体系電子デバイスを提供する。 - 特許庁

an emitter current in which this base current is amplified flows as a photocurrent and a logarithmically converted voltage appears at a gate of a MOS transistor T1 that performs an operation in a sub-threshold region.例文帳に追加

このベース電流が増幅されたエミッタ電流が光電流として流れ、サブスレッショルド領域で動作を行うＭＯＳトランジスタＴ１のゲートに対数変換された電圧が現れる。 - 特許庁

A unit circuit U includes a light emitting element E which emits light according to current IEL supplied from a feeder 17 and a drive transistor Tdr which controls the current IEL according to voltage of a gate.例文帳に追加

単位回路Ｕは、給電線１７から供給される電流ＩELに応じて発光する発光素子Ｅと電流ＩELをゲートの電圧に応じて制御する駆動トランジスタＴdrとを含む。 - 特許庁

To provide a gate drive circuit which realizes low-loss turn-on by controlling the current increase rate (dIc/dt) and Vce tail independently, without sharply increasing the drive current.例文帳に追加

駆動電流を大幅に増加させることなく、電流増加率（ｄＩｃ／ｄｔ）とＶｃｅテールを独立に制御して低損失なターンオンを実現するゲート駆動回路を提供する。 - 特許庁

In a drive transistor Tr_0, Tr_1, Tr_2, ..., one end of the current path is connected to the word line, the first voltage is supplied to the gate, and the write-in voltage is supplied to the other end of the current path.例文帳に追加

駆動トランジスタTr_0、Tr_1、Tr_2…は、電流通路の一端がワード線に接続され、ゲートに第１の電圧が供給され、電流通路の他端に書き込み電圧が供給される。 - 特許庁

To obtain a semiconductor device in which the reliability is enhanced by stabilizing the gate voltage even at the time of high voltage, high current and blocking uneven current, oscillation, and the like, thereby protecting the device against breakdown.例文帳に追加

本発明は、高電圧、高電流時にもゲート電圧を安定させ、電流不均一や発振等を阻止でき、もって、装置を破壊から保護して信頼性の向上を図る。 - 特許庁

To provide a nitride semiconductor device wherein a gate leakage current and current collapse are suppressed to a level for satisfying the high characteristic requirement of a commercial level, and to provide a manufacturing method.例文帳に追加

ゲート漏れ電流と電流コラプスとをコマーシャルレベルの高い特性要求を満足するレベルまで抑制した窒化物半導体半導体、およびその製造方法を提供すること。 - 特許庁

The anomaly determination section 72 determines whether or not there occur any anomalies in the constant current switching element 26 or discharge switching element 30 according to a current flowing through the gate resistor 28.例文帳に追加

異常判断部７２では、ゲート抵抗体２８に流れる電流に基づき、定電流用スイッチング素子２６や放電用スイッチング素子３０に異常が生じたか否かを判断する。 - 特許庁

The chopper circuit 4 and the clamp circuit 5 have IGBTs 4a, 5a, are controlled and turned on/off by the gate signal from the pulse generator 6, and convert a DC current into the variable pulse current.例文帳に追加

チョッパー回路４及びクランプ回路５はＩＧＢＴ４ａ，５ａを有し、パルスジェネレータ６からのゲート信号でＯＮ，ＯＦＦ制御して直流電流を可変パルス電流に変換する。 - 特許庁

Also, the voltage V4 to be output by the current/voltage conversion circuit 6 is a voltage to be input to the gate of a transistor configuring cascode connection owned by the cascode type current mirror circuit.例文帳に追加

なお、電流電圧変換回路６が出力する電圧Ｖ４は、カスコード型のカレントミラー回路が有するカスコード接続を構成するトランジスタのゲートに入力される電圧である。 - 特許庁

A stabilization circuit for making gate voltage of a transistor configuring the current mirror circuit vary like variations of supply voltage in response to the variations of the supply voltage is to be connected to the current mirror circuit.例文帳に追加

電源電圧の変動に応じて、カレントミラー回路を構成するトランジスタのゲート電圧を電源電圧の変動と同様に変化させる安定化回路をカレントミラー回路に接続する。 - 特許庁

On-current of the thin film transistor 31 can be enlarged, and occurrence of leak current can be prevented between the gate electrode 19 and the active layer 5, which occurs when the thin film transistor 31 is thinned.例文帳に追加

薄膜トランジスタ31のオン電流を大きくでき、薄膜トランジスタ31を薄型化した際に生じるゲート電極19と活性層５との間でのリーク電流の発生を防止できる。 - 特許庁

On the basis of a measured current value of the current measured by the current monitor 25, an IGBT control section 21 turns on or off the IGBT 96, by applying a signal to a gate of the IGBT 96 so that the current value reaches the preset target value.例文帳に追加

電流モニター２５によって測定された電流値の測定値に基づいて、その電流値が予め設定された目標値となるようにＩＧＢＴ制御部２１がＩＧＢＴ９６のゲートに信号を印加してＩＧＢＴ９６をオン状態またはオフ状態に切り替えている。 - 特許庁

The controller 16 acquires a load current value from the current measuring unit, detects the arrival of the timing of maintenance of the gate 7a by determining an abnormal load when the load current value exceeds a load current standard value, and outputs it to the operation display unit 17.例文帳に追加

制御装置１６は、電流測定器より負荷電流値を取得し、この負荷電流値が所定の負荷電流基準値を超えたときに異常負荷を判定してゲート７ａのメンテナンス時期が到来したことを検知し、これを操作表示器１７に出力するように構成されている。 - 特許庁

A circuit for controlling with a current using a circuit of an N-channel depletion type transistor including a gate and a drain connected to each other and operating in a non-saturated state is provided as a circuit for determining a current value of a short-circuit current of an overcurrent protection circuit, without using a resistor for converting current into voltage.例文帳に追加

過電流保護回路の短絡電流の電流値を決定する回路として、電流を電圧に変換する抵抗を用いず、Ｎｃｈデプレッション型トランジスタのゲートとドレインを接続して非飽和状態で動作させる回路を用いて電流で制御する回路を備えた。 - 特許庁

When the gate driving circuit 300 supplies a high level signal voltage to the gate signal lines 111 in one horizontal scanning period, the driving circuit also supplies a high level signal voltage in a first period of the one horizontal scanning period to a gate signal line 11 to be the scanning object next to the current gate signal line 111.例文帳に追加

上記ゲート駆動回路３００は、１水平走査期間にハイレベルの信号電圧をゲート信号線１１１に供給する際、該ゲート信号線１１１の次に走査対象となるゲート信号線１１１に対して、上記１水平走査期間の第１期間にハイレベルの信号電圧を供給する。 - 特許庁

An upper insulation layer 15 is provided between a ferroelectric layer 14 and a gate electrode 16, reducing leakage current path from the ferroelectric layer 14 to the gate electrode 16, so that leakage current is reduced significantly, to improve the retention property of the memory device.例文帳に追加

強誘電体層１４とゲート電極１６間に上部絶縁層１５を設けることにより、強誘電体層１４からゲート電極１６へのリーク電流経路を低減し、リーク電流を大幅に低減することにより、メモリ素子のリテンション特性を改善する。 - 特許庁

A source and a gate of a transistor(TR) T3 are connected to each other, and the source and gate of a Tr T3 are connected respectively to the source and drain of an output current side TR T2 of a conventional current mirror circuit consisting of the two TRs T1, T2 whose gates and drains are short-circuited.例文帳に追加

ゲート及びソースをそれぞれ互いに接続し、一方はさらにゲートとドレインとを短絡した二個のトランジスタＴ１，Ｔ２からなる従来のカレントミラー回路の出力電流側トランジスタＴ２のソース、ドレインに、トランジスタＴ３のソース、ゲートをそれぞれ接続する。 - 特許庁

A bias current in the PMOS differential input 101 is increased according to the lowering of gate potential in the PMOS output transistor while a bias current in the NMOS differential input 102 is increased according to a rise of gate potential in the NMOS output transistor.例文帳に追加

ＰＭＯＳ差動入力部１０１のバイアス電流は、ＰＭＯＳ出力トランジスタのゲート電位の低下に応じて増大され、ＮＭＯＳ差動入力部１０２のバイアス電流は、ＮＭＯＳ出力トランジスタのゲート電位の上昇に応じて増大される。 - 特許庁

The volatile memory element 312 has a body region 42, a gate electrode 15 and diffusion layer regions 31 and 32, and the quantity of current between the diffusion layer regions 33 and 34 is varied when a voltage is applied to the gate electrode 15 depending on the quantity of current being held in the body region 42.例文帳に追加

揮発性メモリ素子３１２は、ボディ領域４２、ゲート電極１５、拡散層領域３１，３２を備え、ボディ領域４２が保持する電荷の多寡により、ゲート電極１５に電圧を印加した際の拡散層領域３３，３４間の電流量を変化させる。 - 特許庁

If a voltage, by which a transistor is turned on, is applied to the gate electrode 143, therefore, channels are formed on both the upper and lower surfaces of the channel region 161, so that a driving current, which is larger in comparison with a current of a conventional single-gate field effect transistor, can be obtained.例文帳に追加

したがって、上記ゲート電極１４３にトランジスタをオン状態にすべき電圧を加えると、チャネル領域１６１の上下両面にチャネルが形成されるので、シングルゲート構造の電界効果トランジスタに比べて大きな駆動電流を得ることができる。 - 特許庁

The second transistor 122 constantly operates at a low speed while the gate leak current is small, and the first transistor 121 pauses appropriately while the gate leak current is not small and operates speedily, thus optimizing the transistors 121-123 according to applications and performance.例文帳に追加

第二トランジスタ１２２はゲートリーク電流が微少な状態で低速に常時動作し、第一トランジスタ１２１はゲートリーク電流は微少でないが適宜休止しながら高速に動作するので、各トランジスタ１２１〜１２３が用途や性能に対応して最適化されている。 - 特許庁

Thereby an MOS transistor constituted of the common gate 13, the source 15 and the drain 16 and makes a current flow in the (a) direction and an MOS transistor which is constituted of the common gate 13, the source 18 and the drain 19 and makes a current flow in the (b) direction are formed.例文帳に追加

これにより、共通のゲート１３、ソース１５およびドレイン１６からなりａ方向に電流を流すＭＯＳトランジスタと、共通のゲート１３、ソース１８およびドレイン１９からなりｂ方向に電流を流すＭＯＳトランジスタとをそれぞれ形成する。 - 特許庁

In the semiconductor device to be calculated for service life, a current decreasing period between the start of application of a constant voltage to between the gate electrode and semiconductor substrate and the transition of a decrease in current flowing in the gate insulation film to an increase therein is obtained (S118).例文帳に追加

寿命算出用の半導体装置について、「ゲート電極と半導体基板間への定電圧の印加開始時からゲート絶縁膜に流れる電流が減少傾向から増加傾向に転じるまでの電流減少期間」を求める（Ｓ１１８）。 - 特許庁

Further, in other states than the transfer operation, a negative voltage is applied to a transfer gate to lower the potential of the transfer gate to -1V, holes are collected around the transfer electrode film 123 by just that much to absorb dark current electrons thereby capable of suppressing dark current noise.例文帳に追加

また、転送動作以外の状態で、転送ゲートに負電圧を印加することにより、転送時以外の電位が−１Ｖに下がり、その分、転送電極膜１２３の周囲にホールが集まり、暗電流電子を吸収でき、暗電流ノイズを抑制できる。 - 特許庁

To obtain a gate drive circuit that can change over the rise time of a gate voltage of a switching element and further lower current dissipation in the standby condition of a switching power supply circuit.例文帳に追加

スイッチング素子のゲート電圧の立ち上がり時間を切り換えることの可能なゲート駆動回路を提供するとともに、スイッチング電源回路のスタンバイ状態での消費電流を更に低下する。 - 特許庁

To obtain a high frequency semiconductor switch that prevents a current leakage occurring between a drain and back gate and between a source and the back gate in a transistor, thereby preventing increase in transmission loss of the high frequency signal.例文帳に追加

トランジスタのドレインとバックゲート間およびソースとバックゲート間に生じる電流の漏洩を抑圧し、高周波信号の透過損失の増大を抑制できる高周波半導体スイッチを得る。 - 特許庁

To obtain a nonvolatile memory in which erasure is accomplished by passing a tunnel current between the channel region and a floating gate without providing any overlapped part between the floating gate and the source.例文帳に追加

本発明は、不揮発性メモリにおいて、フローティングゲートとソースとの間にオーバーラップ部分を設けずに、チャネル領域とフローティングゲートとの間でトンネル電流を流して消去を行うことを特徴とする。 - 特許庁

To provide a thermal infrared sensor of high sensitivity, which realizes low noise without broadening of the gate dimension of MOS transistors composing a current source and an integrator and also without voltage multiplication between the gate and the source.例文帳に追加

電流源や積分器を構成するＭＯＳトランジスタのゲート面積の増大や、ゲート・ソース間の電圧の増加を伴うことなく低雑音化を図った、高感度の熱型赤外線センサを提供する。 - 特許庁