「gate-current」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

In an erasing operation, a direction in which a tunnel current is caused to flow from the control gate 7 to the floating gate 5 is essentially parallel with the principal plane of a silicon substrate 1.例文帳に追加

そして、消去動作の際に、制御ゲート７から浮遊ゲート５へトンネル電流を流す方向が、シリコン基板１の主表面に対して実質的に平行な方向である。 - 特許庁

To provide a gate drive circuit for a semiconductor power conversion apparatus, capable of preventing an increase in turn-on current, even if a gate cathode voltage of a turn-off thyristor becomes negative.例文帳に追加

ターンオフサイリスタのゲート・カソード電圧が負になった場合でもターンオン電流が増大するのを防止することのできる半導体電力変換装置のゲート駆動回路を提供する。 - 特許庁

To provide a flash memory adapted to inhibit a leakage current betwwen a gate electrode with sidewall insulating films and an ohmic electrode opposite to the gate electrode, and to provide a method of manufacturing the flash memory.例文帳に追加

側壁絶縁膜を有するゲート電極とゲート電極に対向するオーミック電極との間のリーク電流を抑圧するフラッシュメモリ及びその製造方法を提供する。 - 特許庁

The gate leak current is significantly reduced by the insulating layer 1-11 consisting of the high dielectric material, and a proper transistor operation to the high gate voltage can be realized.例文帳に追加

この高誘電体材料からなる絶縁層１−１１により、ゲートリーク電流は著しく低減され、更に高いゲート電圧に対して正常なトランジスタ動作が実現される。 - 特許庁

The branched drain terminals of the constant current element arranged on one end of the gate terminal and the source terminal are arranged to both the gate terminal and the source terminal.例文帳に追加

前記ゲート端子及び前記ソース端子の一方の端に配置された前記定電流素子の分岐したドレイン端子が、前記ゲート端子及びソース端子の両端に配置されている。 - 特許庁

The reference current generation circuit uses a control voltage to be impressed on the gate of the first transistor as first output, and uses control voltage to be impressed on the gate of the second transistor as a second output.例文帳に追加

基準電流生成回路は、第１トランジスタのゲートに印加される制御電圧を第１出力とし、第２トランジスタのゲートに印加される制御電圧を第２出力とする。 - 特許庁

When potential is applied to a gate electrode in the forward direction of the MOSFET, that is, in the flow direction of the current, the same potential is applied to a body to reduce a threshold by a back gate effect.例文帳に追加

ＭＯＳＦＥＴに順方向、つまり電流が流れる方向にゲート電極に電位が加わったとき、ボディにも同じ電位が加わり、バックゲート効果により、スレッショルドが低下する。 - 特許庁

This can prevent the gate insulating film 18 from being cracked, and suppress gate leak current, thus enabling the semiconductor device 10 to have the excellent electrical characteristics.例文帳に追加

従って、ゲート絶縁膜１８に、亀裂等が生じず、ゲートリーク電流を抑制させることができ、良好な電気的特性を備える薄膜半導体装置１０を提供することができる。 - 特許庁

To provide a semiconductor device formed of a plurality of transistors, each having a gate insulation film and adapted sufficiently to restrict a leakage current that flows through the gate insulation film.例文帳に追加

ゲート絶縁膜を有するトランジスタが複数個形成された半導体装置において、ゲート絶縁膜を通って流れるリーク電流が十分抑制された半導体装置を提供する。 - 特許庁

FET_Sg1 turns on when an AC voltage V_N2 becomes one polarity and a voltage applied to a gate thereof exceeds a threshold, to apply a charge current to a gate of the FET 1 and turn it on.例文帳に追加

ＦＥＴ＿Ｓg1は、交流電圧Ｖ＿Ｎ２が一方の極性となり自身のゲートに印加される電圧が閾値を超えるとターンオンし、ＦＥＴ１のゲートに充電電流を流してターンオンさせる。 - 特許庁

To provide a GaN-based semiconductor element for preventing current characteristics from varying greatly in each gate electrode, when a plurality of wall surfaces on which the gate electrode is formed are formed.例文帳に追加

ゲート電極が形成される壁面が複数形成されている場合、各ゲート電極での電流特性が大きく変動しないようにしたＧａＮ系半導体素子を提供する。 - 特許庁

Further, by embedding the gate electrode in the substrate, a barrier to dark current is arranged between a charge transmission path formed below the gate electrode and a side wall of an element isolation region 12.例文帳に追加

また、ゲート電極を基板内に埋め込むことで、ゲート電極下に形成される電荷転送路と素子分離領域１２の側壁との間に、暗電流に対する防壁を設ける。 - 特許庁

It is said that this Shrine was established fifty years before the establishment of current Ise-jingu Shrine; its characteristic black wooden shrine gate (shrine gate assembled with cedar without peeling the bark) is rare in Japan, with only one other shrine gates of its kind in existence. 例文帳に追加

現伊勢神宮より50年以上前の創建との伝承があり、全国でも二例しかない黒木の鳥居（皮を剥がないままの杉木で組まれた鳥居）が特徴的である。 - Wikipedia日英京都関連文書対訳コーパス

To provide an automatic gate controller that reduces a control error as much as possible and permits accurate control without increasing a load on and drive current for gate facilities for a dam or the like.例文帳に追加

ダムなどのゲート設備に対する負荷や駆動電流の増大を招くことなく、制御誤差をできるだけ小さくして高精度な制御を可能とするゲート自動制御装置の提供。 - 特許庁

Furthermore, the improvement of g_m and the reduction of the gate leakage current can be achieved by inserting an insulating film 18, with a dielectric constant higher than the barrier layer, between the gate electrode 16 and the barrier layer 13.例文帳に追加

さらにゲート電極16と障壁層13との間に、障壁層よりも高い誘電率を持つ絶縁膜18を挿入してg_mの向上とゲートリーク電流の低減が実現される。 - 特許庁

Concretely speaking, the back gate region 12 is rectangular in a plan view, and is adjacent to the gate electrode 20 at a set of two opposing sides in the four peripheral sides, thus suppressing the generation of the parasitic bipolar transistor operation by the breakdown current.例文帳に追加

具体的には、バックゲート領域１２は、平面視で矩形をしており、その周囲の４辺のうち１組の対向する２辺においてゲート電極２０に隣接している。 - 特許庁

A gate signal generating circuit 2 outputs a gate signal to 6 semiconductor switching elements of a three-phase inverter circuit IV based on the current command signals Iux to Iwx corrected for three phases.例文帳に追加

ゲート信号発生回路２は、三相分の補正された電流指令信号Ｉux〜Ｉwxに基づいて三相インバータ回路ＩＶの６個の半導体スイッチング素子にゲート信号を出力する。 - 特許庁

The SiC GTO device can control a surge voltage, generated between an anode electrode 12 and a gate electrode 13 by an off-gate current, by using a zener diode structural part 6.例文帳に追加

このＳｉＣ ＧＴＯ装置によれば、オフゲート電流によって発生するアノード電極１２とゲート電極１３との間のサージ電圧をツェナーダイオード構造部６によって抑制できる。 - 特許庁

The area S_1 of the first gate electrode 12 is different from the area S_2 of the second gate electrode 14, and the current level can discretely be controlled in four levels.例文帳に追加

第１のゲート電極１２の面積Ｓ_１は、第２のゲート電極１４の面積Ｓ_２とは異なっていて、少なくとも４レベルで離散的に電流レベルを制御することが可能とされている。 - 特許庁

To provide a field-effect transistor with little gate induced drain leakage current and an integrated circuit which includes a thin insulator structure between a gate electrode and a source/drain region.例文帳に追加

ゲート誘起ドレインリーク電流が少ない電界効果トランジスタ、および、ゲート電極とソース／ドレイン領域との間に薄い絶縁体構造物を含む集積回路を提供する。 - 特許庁

The circuit 24 compares the currents detected by the current transformers CT1, CT2 with a set value, and if the detected currents exceed the set value, the circuit 24 stops the gate voltages transmitted from the IGBTs 1, 2 to the gate G.例文帳に追加

主制御回路２４は、変流器ＣＴ１，２の検出電流を設定値と比較して、設定値を超えると、ＩＧＢＴ１，２のゲートＧへ送出しているゲート電圧を停止する。 - 特許庁

A higher harmonic suppressing circuit 10 is constituted of an active filter 11, a load current detector 12 which detects a load current, a tertiary higher harmonic current extractor 13 which extracts a tertiary higher harmonic current from the detector 12, a level discriminator 15 to which the tertiary higher harmonic current and load current are inputted, a gate block circuit 16, etc.例文帳に追加

アクティブフィルタ１１、負荷電流を検出する負荷電流検出器１２、該負荷電流検出器１２から３次高調波電流を抽出する３次高調波電流抽出器１３、３次高調波電流及び負荷電流が入力するレベル判定器１５、ゲートブロック回路１６等により高調波抑制回路１０を構成する。 - 特許庁

A current limiting circuit limiting a current flowing through the power MOSFET by receiving an output signal from a current detecting means detecting the current flowing through the power MOSFET is fitted between the gate for the power MOSFET and the second terminal.例文帳に追加

上記パワーＭＯＳＦＥＴに流れる電流を検出する電流検出手段の出力信号を受けて上記パワーＭＯＳＦＥＴに流れる電流を制限する電流制限回路を上記パワーＭＯＳＦＥＴのゲートと上記第２端子との間に設ける。 - 特許庁

A gate potential of a current copier transistor 19 is set to output a current of a prescribed value, a current supplied from a current source circuit 15 is supplied to a pixel circuit 1, a signal level and a reset level are read from the circuit 1 and stored to a line memory 6.例文帳に追加

カレントコピアトランジスタ１９のゲート電位を設定して一定値の電流を出力させ、電流源回路１５から供給される電流を画素回路１へ供給して、画素回路１からシグナルレベルとリセットレベルをそれぞれ読み出し、ラインメモリ６に格納する。 - 特許庁

In a bit weighting current source circuit 43, during reference current write operation, reference current IREF[2] from a reference current line 40 is guided so as to pass through an n-type TFT 48, and a gate voltage at that time is held at a capacitor 49.例文帳に追加

ビット重み付け電流源回路４３において、基準電流書込み動作時には、基準電流線４０からの基準電流ＩＲＥＦ［２］がｎ型ＴＦＴ４８を通過するように導かれ、そのときのゲート電圧がキャパシタ４９に保持される。 - 特許庁

Both ends of a current limiting resistor (R1) are connected to the back gate and drain, respectively, of the p-channel-type MOS transistor (M3), and both ends of a current limiting resistor (R2) are connected to the back gate and drain, respectively, of the p-channel-type MOS transistor (M4).例文帳に追加

Ｐチャネル型ＭＯＳトランジスタ（Ｍ３）のバックゲートとドレインに電流制限抵抗（Ｒ_１）の両端がそれぞれ接続され、Ｐチャネル型ＭＯＳトランジスタ（Ｍ４）のバックゲートとドレインに電流制限抵抗（Ｒ_２）の両端がそれぞれ接続されている。 - 特許庁

The output of the operational amplifier 61 is fed to the gate terminal of the PMOS transistor 52 and drive current on/off signals for controlling on/off of the drive current are fed to the gate terminal of the PMOS transistor 52 from a latch circuit 43.例文帳に追加

ＰＭＯＳトランジスタ５２のゲート端子には演算増幅器６１の出力が供給され、ＰＭＯＳトランジスタ５２のゲート端子にはラッチ回路４３から駆動電流のオン・オフを制御する駆動電流オン・オフ信号が供給される。 - 特許庁

The leak current amount between the first gate electrode 310 and the first contact 320 is measured, and the measured leak current amount is converted into the distance between the first gate electrode 310 and the first contact 320 by using the conversion data.例文帳に追加

そして、第１ゲート電極３１０と第１コンタクト３２０の間のリーク電流量を測定し、測定したリーク電流量を、上記した変換用データを用いて第１ゲート電極３１０と第１コンタクト３２０の距離に変換する。 - 特許庁

In a writing period, because no current flows into a light emitting element, length of period which starts with change of gate voltage caused by a flow of drain current of a first transistor and which ends with stabilization of a value of the gate voltage is not influenced by capacity of the light emitting element.例文帳に追加

書き込み期間において、発光素子に電流がながれないため、第１のトランジスタのドレイン電流が流れることでゲート電圧が変化し始めてから、その値が安定するまでの時間が発光素子の容量に左右されない。 - 特許庁

To provide a field effect transistor which can surely prevent leakage current due to sneak current down to the gate electrode of the source and the drain regions at the edge of a field oxide film, without increasing the gate electrode area, and to provide a method for manufacturing the same.例文帳に追加

ゲート電極面積を増大させることなく、フィールド酸化膜のエッジ部分でのソース及びドレイン領域のゲート電極下への回り込みによるリークを確実に防止することができる電界効果トランジスタ及びその製造方法を提供する。 - 特許庁

The drive transistor Trd includes a pair of current ends connected between a power supply and the light emitting element EL, a channel region between the pair of current ends, a first gate electrode into which a signal is written from a signal line, and a second gate electrode disposed facing the first gate electrode via the channel region.例文帳に追加

駆動トランジスタＴｒｄは、電源と発光素子ＥＬとの間に接続する一対の電流端と、一対の電流端の間にあるチャネル領域と、信号線から信号が書き込まれる第１ゲート電極と、チャネル領域を間にして第１ゲート電極と対向する第２ゲート電極とを有する。 - 特許庁

A 1/r current source 14 runs current inversely proportional to variation of load resistors 26, 27 of the amplifier circuit 200 so that gate bias points of gate-grounded transistors 24, 25 that are connected to the source-grounded transistors 22, 23 remain constant, and deterioration of linearity at a drain terminal of a gate-grounded transistor is suppressed.例文帳に追加

１／ｒ電流源１４により、増幅回路２００の負荷抵抗２６，２７のばらつきに反比例する電流を流すことによって、ソース接地トランジスタ２２，２３に接続されたゲート接地トランジスタ２４，２５のゲートバイアス点を一定に保ち、ゲート接地トランジスタのドレイン端子における線形性の劣化を抑制する。 - 特許庁

The PMOSFETP 11 and the NMOSFETN 11 of the replica circuit 4 are operated on the basis of a reference current Iref corresponding to the operating current I_O, a bias voltage applied to the gate of the PMOSFETP 11 is applied to the gate of the PMOSFETP 10, and a bias voltage applied to the gate of the NMOSFETN 11 is applied to the gate of the NMOSFETN 10.例文帳に追加

レプリカ回路４のＰＭＯＳＦＥＴＰ１１及びＮＭＯＳＦＥＴＮ１１を、動作電流Ｉ_０に対応した基準電流Ｉｒｅｆに基づいて動作させ、ＰＭＯＳＦＥＴＰ１１のゲートに印加されるバイアス電圧をＰＭＯＳＦＥＴＰ１０のゲートに印加し、ＮＭＯＳＦＥＴＮ１１のゲートに印加されるバイアス電圧をＮＭＯＳＦＥＴＮ１０のゲートに印加する。 - 特許庁

To suppress low the amount of variation of threshold voltage by suppressing variation of a work function when adopting a high dielectric gate insulating film and a metal gate electrode, and hence restrain the increase of a gate leak current for preventing reliability from being lowered.例文帳に追加

高誘電率ゲート絶縁膜やメタルゲート電極を採用する場合に、仕事関数の変動を抑えて閾値電圧の変動量を低く抑えることができるようにし、ゲートリーク電流の増大を抑えて、信頼性の低下を招かないようにする。 - 特許庁

By using such a tunnel current that allows electrons to pass through nearly the entire surface of the gate insulation film 4 under the floating gate electrode 5 when removing or injecting electrons from or into the floating gate electrode 5, high reliability and low-voltage rewriting can be obtained.例文帳に追加

浮遊ゲート電極５から電子を除去及び注入する際に、浮遊ゲート電極５下のゲート絶縁膜４の略全面を電子が通過するトンネル電流を用いることにより高信頼性と低電圧書き換えを実現できる。 - 特許庁

The semiconductor element 14a is driven by a driving method of applying a gate voltage to a trench gate electrode 36a of a trench gate 36 when a reflux current is flowing through the diode structure comprising a body region 33 and a drift region 32.例文帳に追加

半導体素子１４ａは、ボディ領域３３とドリフト領域３２で構成されるダイオード構造を介して還流電流が流れているときに、トレンチゲート３６のトレンチゲート電極３６ａにゲート電圧を印加する駆動方法によって駆動される。 - 特許庁

When the display device is actuated, a switch 70 grounds a cold cathode 35 through a resistance 51 and the gate voltage of a gate power source 41 is so controlled by a gate voltage control circuit 60 so that an emission current reaches a set value.例文帳に追加

ディスプレイ装置が起動されたときには、切替器７０により冷陰極３５が抵抗５１を介して接地され、エミッション電流が設定値なるようにゲート電源４１のゲート電圧がゲート電圧制御回路６０により制御される。 - 特許庁

In a first gate line discontinuity inspection process, a signal which makes each thin film transistor an ON state is supplied to each gate of first side transistor column and current values which flow in two gate lines that are made conductive by the transistors are measured.例文帳に追加

第１のゲート線断線検査過程においては、第１の左側トランジスタ列の各ゲートに対し、各薄膜トランジスタをオン状態とする信号を供給し、各薄膜トランジスタによって導通された２本のゲート線に流れる電流値を測定する。 - 特許庁

An expression, representative of the variation rate ΔIdsat/Idsat of saturation current value being inversely proportional to the value obtained by multiplying the gate projection length E1 and the gate width Wg of a transistor by coefficients, is employed as a model expression, and modeling is performed for the transistor characteristics that depend on the gate projection length.例文帳に追加

飽和電流値の変化率ΔＩｄｓａｔ／Ｉｄｓａｔが、ゲート突き出し長Ｅ１とトランジスタのゲート幅Ｗｇに係数掛けした値に反比例することを表す式をモデル式とし、ゲート突き出し長に依存したトランジスタ特性についてモデリングを行う。 - 特許庁

In the method of manufacturing a transistor, a trench is formed into an active region on a semiconductor substrate and a gate electrode is formed on the active region to prevent the leakage current, the gate oxide integrality(GOI) damage and the reverse narrow width effect of the transistor.例文帳に追加

半導体基板上に活性領域の溝を形成し活性領域にゲート電極を形成して漏洩電流、ジー・オー・アイ（Gate Oxide Integrality：GOI）損傷、及びトランジスタの逆狭小幅効果（reverse narrow width effect）を防ぐことを特徴とするトランジスタの製造方法。 - 特許庁

The second NMOS transistor 17 connects one end of the current passage to the first terminal and connects the other end and a gate to the gate of the first NMOS transistor and has a gate oxide film having a thickness thinner than the first NMOS transistor.例文帳に追加

第２ＮＭＯＳトランジスタ１７は、電流通路の一端が上記第１の端子に接続され、電流通路の他端及びゲートが第１ＮＭＯＳトランジスタのゲートに接続され、上記第１ＮＭＯＳトランジスタよりも薄いゲート酸化膜を有する。 - 特許庁

To provide an insulated-gate bipolar transistor in which a leakage current due to a reverse direction voltage is not easily generated in the insulated-gate bipolar transistor for which a collector electrode film formed on the back surface of the forming surface of a gate electrode film is Schottky-joined to a semiconductor substrate.例文帳に追加

ゲート電極膜の形成面の裏面に形成したコレクタ電極膜を半導体基板にショットキー接合させた絶縁ゲート型バイポーラトランジスタにおいて、逆方向電圧によるリーク電流を発生しにくいものを提供すること。 - 特許庁

In a second gate line discontinuity inspection process, a signal which makes each thin film transistor to an ON state is supplied to each gate of second left side transistor column and current values which flow in two gate lines that are made conductive by the transistors are meausred.例文帳に追加

第２のゲート線断線検査過程においては、第２の左側トランジスタ列の各ゲートに対し、各薄膜トランジスタをオン状態とする信号を供給し、各薄膜トランジスタによって導通された２本のゲート線に流れる電流値を測定する。 - 特許庁

A gate of a PMISFET which requires a high current capacity is a high driving force gate 10ph disposed in a discontinuous active region R10p or a high driving force gate 20ph disposed in a two-input active region R20p.例文帳に追加

高い電流能力を必要とするＰＭＩＳＦＥＴのゲートは、不連続型活性領域Ｒ１０ｐ に配置された高駆動力型ゲート１０ｐｈか、２入力型活性領域Ｒ２０ｐ に配置された高駆動力型ゲート２０ｐｈである。 - 特許庁

When a device simulation is carried out taking into consideration and interface quantization, as an interface carrier density is computed, the Fermi level and the gate current can be computed, and even if a thickness of a gate insulating film of a MOSFET is reduced, a thickness of the gate insulating film can be computed with good accuracy.例文帳に追加

界面量子化を考慮に入れてデバイス・シミュレーションを行う際、界面キャリア密度を計算するため、フェルミレベルとゲート電流を計算でき、MOSFETのゲート絶縁膜が薄くなっても、ゲート絶縁膜厚を精度よく計算できる。 - 特許庁