「gate-current」に関連した英語例文の一覧と使い方(9ページ目) - Weblio英語例文検索

To reduce the hump current of a trench isolation type semiconductor device and also improve reliability of gate oxide film.例文帳に追加

トレンチ分離型半導体装置のハンプ電流を低減するとともに、ゲート酸化膜の信頼性を向上させる。 - 特許庁

Current that is controlled by the gate electrode 19 flows to a source electrode 25 and a drain electrode 27.例文帳に追加

ソース電極２５およびドレイン電極２７には、該ゲート電極１９によって制御される電流が流れる。 - 特許庁

A driving transistor generates a driving current and cuts it off according to a driving signal supplied to its gate electrode.例文帳に追加

駆動トランジスタは、ゲート電極に供給される駆動信号に応じて駆動電流を生成および遮断する。 - 特許庁

A gate-source voltage of the NMOS transistor 17 is high accordingly to produce a sufficient flow of output current.例文帳に追加

このため、ＮＭＯＳトランジスタ１７のゲート・ソース間電圧は大きくなり、十分な出力電流が流れる。 - 特許庁

A memory cell group which has a plurality of memory cells MC including a floating gate and a control gate and in which current paths of a plurality of memory cells MC are connected in series is formed.例文帳に追加

浮遊ゲートと制御ゲートとを含むメモリセルＭＣを複数有し、複数のメモリセルＭＣの電流通路が直列に接続されたメモリセル群が形成されている。 - 特許庁

To provide a semiconductor device for increasing the density of impurities in a source/drain region and a gate electrode and suppressing a gate leak current, and to provide a manufacturing method of the semiconductor device.例文帳に追加

ソース・ドレイン領域及びゲート電極を高不純物密度化し、且つゲートリーク電流を抑制した半導体装置及びその製造方法を提供する。 - 特許庁

To provide a method of forming a high-k gate insulating film to reduce nitrogen leakage and suppress gate leakage current.例文帳に追加

窒素成分の抜けが少なく、ゲートリーク電流の増大を抑制することができるＨｉｇｈ−ｋゲート絶縁膜を成膜する、High-kゲート絶縁膜の成膜方法を提供する。 - 特許庁

To provide a heterojunction field-effect transistor (FET) of a recess gate structure consisting of a nitride semiconductor to suppress increase in gate leakage current, as well as a method of manufacturing the same.例文帳に追加

ゲートリーク電流の増大を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。 - 特許庁

In a sixth P-channel MOS transistor P6, a gate is connected to the gate of the MOS transistor P5 and a drain is connected to a current output terminal Tout.例文帳に追加

第６のＰチャネルＭＯＳトランジスタＰ６は、ゲートが第５のＰチャネルＭＯＳトランジスタＰ５のゲートと接続され、ドレインが電流出力端子Ｔｏｕｔに接続される。 - 特許庁

A main current path of a 3rd TR 213 of the same conductivity type and whose gate is connected to the 1st signal line 301 is connected to a gate of the 1st TR 211.例文帳に追加

第１のトランジスタ２１１のゲートには、同じ導電型でゲートが第１の信号ライン３０１に接続された第３のトランジスタ２１３の主電流路を接続する。 - 特許庁

In the vertical MOS transistor and its manufacturing method, when a gate voltage is applied to a gate electrode 9a, a channel is so formed along a trench 4 in a body region 3 that an electron current flows from a drain layer 1 to a source layer 7.例文帳に追加

ゲート電極9aにゲート電圧が印加されると、トレンチ4に沿ってボディ領域3にチャネルが形成され、ドレーン層1からソース層7に電子電流が流れる。 - 特許庁

Then a transistor M3 and a transistor M5 are turned off to cut off the data current supplied from the data line Dm to the gate of the transistor M1 and the gate of the transistor M2.例文帳に追加

次に，トランジスタＭ３とトランジスタＭ５がオフし，データ線ＤｍからトランジスタＭ１のゲートとトランジスタＭ２のゲートに供給されていたデータ電流が遮断される。 - 特許庁

To suppress an increase in leak current in a semiconductor integrated circuit with a gate array structure because of the trend for the gate length to become shorter due to the development in the fine machining technique.例文帳に追加

ゲートアレイ構造の半導体集積回路において、微細加工技術の進展によりゲート長が短くなる傾向があり、それに伴うリーク電流の増加を抑える。 - 特許庁

To obtain a semiconductor device which sufficiently reduces depletion of side surface of a gate electrode, and increasing a current driving ability in a case when the length of a gate is short.例文帳に追加

ゲート電極の側面の空乏化を十分に低減し、ゲート長が小さい場合の電流駆動能力を増加させることができる半導体装置を得る。 - 特許庁

While the voltage value of the gate terminal 2 is lower than a threshold voltage V_1 of the IGBT, only the first drive circuit 6 supplies the first current I_1 to the gate terminal 2.例文帳に追加

ゲート端子２の電圧値が、ＩＧＢＴの閾値電圧Ｖ_１よりも低い間は、第１の駆動回路６のみが、ゲート端子２に第１の電流Ｉ_１を供給する。 - 特許庁

To improve ON-characteristics while inhibiting increase in forward voltage Vf and recovery current of a diode when turning ON a gate in an insulated-gate-type semiconductor device.例文帳に追加

絶縁ゲート型の半導体装置において、ゲートをオンさせる際に、ダイオードの順方向電圧Ｖｆおよびリカバリー電流の上昇を抑えつつ、オン特性を向上させる。 - 特許庁

When a gate voltage is applied to a gate electrode 9a, a channel is formed along a trench 4 in a body region 3, and an electron current is made to flow from a drain layer 1 to a source layer 7.例文帳に追加

ゲート電極9aにゲート電圧が印加されると、トレンチ4に沿ってボディ領域3にチャネルが形成され、ドレイン層1からソース層7に電子電流が流れる。 - 特許庁

To suppress the deviation of a threshold voltage and a gate leakage current in a MISFET using a high dielectric constant gate insulated film while preventing the increase of the film thickness of the insulated film.例文帳に追加

高誘電率ゲート絶縁膜を用いたMISFETにおける、しきい値電圧のズレ、及び、ゲート漏れ電流の抑制を、絶縁膜の膜厚の増大を防ぎつつ実現する。 - 特許庁

A PWM circuit 33 generates a pulse signal from the conductance indicating current, and a gate drive circuit 34 applies this pulse signal to the gate terminal of the semiconductor switching element 13.例文帳に追加

ＰＷＭ回路３３は導通率指示電流からパルス信号を生成し、ゲート駆動回路３４がこのパルス信号を半導体スイッチング素子１３のゲート端子に印加する。 - 特許庁

To restrain a gate leakage current from occurring between a gate electrode and a transistor operating region, so as to obtain a compound semiconductor device of high reliability.例文帳に追加

この発明は、ゲート電極とトランジスタ動作領域間でのゲートリーク電流を抑制するとともに、信頼性が高い化合物半導体装置を提供することを目的とする。 - 特許庁

When power supply time to the logical gate circuit network 31 is set as the necessary minimum, the off-leak current at the logical gate circuit network 31 can be suppressed.例文帳に追加

論理ゲート回路網３１への電源供給時間が必要最小限に設定される場合は、論理ゲート回路網３１でのオフリーク電流が抑制され得るものである。 - 特許庁

Thus, the voltage between the gate and source of the NMOSes 31 and 32 of the output part 30 becomes large and the large output current is made to flow, even when a gate width is narrow.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

Resultantly, the current supply by the channel formed beneath the gate electrode 162 when a voltage not exceeding the threshold voltage is impressed on the gate electrodes 162 can be avoided.例文帳に追加

その結果、ゲート電極１６２にしきい電圧以下の電圧が印加された時ゲート電極１６２下にチャンネルが形成されて電流が流れることが防止できる。 - 特許庁

To provide a field effect transistor and manufacturing method thereof in which element characteristics such as a gate withstand voltage can be improved by reducing the generation of a gate leak current.例文帳に追加

ゲートリーク電流の発生を低減し、ゲート耐圧などの素子特性を向上させることが可能な電界効果トランジスタ及びその製造方法を提供する。 - 特許庁

Furthermore, the main current path of a 4-th TR 214 of the same conductivity type and whose gate is connected to the 2nd signal line 302 is connected to a gate of the 2nd TR 212.例文帳に追加

また、第２のトランジスタ２１２のゲートには、同じ導電型でゲートが第２の信号ライン３０２に接続された第４のトランジスタ２１４の主電流路を接続する。 - 特許庁

Since a MOSFET 40 is turned on by this voltage, gate current Ig is generated at the IGBT 10 via the MOSFET 40 from a gate power source Vcc.例文帳に追加

この電圧によって、ＭＯＳＦＥＴ４０がオンとなるから、ゲート電源ＶｃｃからＭＯＳＦＥＴ４０を経由してＩＧＢＴ１０にゲート電流Ｉｇが発生する。 - 特許庁

To provide a semiconductor device which can avoid the problem where an unwanted current flows or where the gate oxide film breaks, caused by tie of a gate oxide film, and its manufacture.例文帳に追加

ゲート酸化膜の括れに起因して、不要な電流が流れ、或いは、ゲート酸化膜が破壊する問題を回避できる半導体装置及びその製造方法を提供する。 - 特許庁

When a state of overcurent is generated, a gate voltage of the IGBT is decreased quickly as far as a set value by a gate current increasing means, and switching operation is started quickly.例文帳に追加

過電流状態となると、まずＩＧＢＴのゲート電圧をゲート電流増大手段により設定値まで速やかに低減してスイッチング動作を速やかに開始させる。 - 特許庁

A buried photodiode is used for a photoelectric converter, and a negative voltage is applied to a transfer-gate electrode during a charge-storing period so as to prevent the dark current just below the transfer gate.例文帳に追加

光電変換素子に埋め込みフォトダイオードを用い、電荷蓄積期間中に転送ゲート電極に負電圧を印加して転送ゲート直下での暗電流を防止する。 - 特許庁

To provide a bottom gate-bottom contact type thin film transistor which has a large ON current through an inexpensive printing process by burying a source and drain electrodes in a gate insulating film.例文帳に追加

ゲート絶縁膜にソース・ドレイン電極を埋め込むことにより、オン電流が大きなボトムゲート・ボトムコンタクト型薄膜トランジスタを安価な印刷プロセスで提供する。 - 特許庁

To provide a J-FET which has an embedded gate structure and in which a forward rise voltage of a gate is high and leakage current is suppressed.例文帳に追加

埋め込みゲート構造を有するＪ−ＦＥＴにおいて、ゲートの順方向立ち上がり電圧が高く、リーク電流が抑制されたＪ−ＦＥＴを提供する。 - 特許庁

To provide a method for solving a problem that a trench gate IGBT having a floating layer disposed to reduce a saturation current increases in collector-gate capacity.例文帳に追加

飽和電流を低減するためにフローティング層を配置したトレンチゲート型ＩＧＢＴでは、コレクターゲート間容量が大きくなるという問題解決法を提供する。 - 特許庁

The gate voltage generating circuit 21 generates a gate voltage with the discharging current to turn on an output transistor 17, thereby inverting the signal at a control terminal 35.例文帳に追加

ゲート電圧生成回路２１は放電電流によってゲート電圧を生成し、出力トランジスタ１７を導通させ、コントロール端子３５の信号を反転させる。 - 特許庁

To provide a gate insulation film which is formed between a substrate and a gate electrode and can suppress tunnel leakage current, even if a semiconductor chip is reduced in size.例文帳に追加

基板とゲート電極との間に形成されるゲート絶縁膜であって、半導体チップが小型化した場合にもトンネルリーク電流を抑えることができるゲート絶縁膜を得る。 - 特許庁

In response to the timing signal, the buffers 230 and 231 periodically change a gate current to be supplied to the gate of the switching element TR1 to change a switching speed.例文帳に追加

バッファ２３０，２３１は、タイミング信号に応答して、スイッチング素子ＴＲ１のゲートに供給するゲート電流を周期的に変更してスイッチング速度を変化させる。 - 特許庁

The gate voltages of the PMOS 19 and the NMOS 20 are given to the gate of a PMOS 17 and an NMOS 18 constituting a current mirror circuit as bias voltages VP and VN.例文帳に追加

ＰＭＯＳ１９とＮＭＯＳ２０のゲート電圧は、電流ミラー回路を構成するＰＭＯＳ１７とＮＭＯＳ１８のゲートにバイアス電圧ＶＰ，ＶＮとして与えられる。 - 特許庁

In order to eliminate leakage current between the gate and source at standby, the gate insulating film of a transistor surrounded with a circle is formed thick in inverters IV1-IV5.例文帳に追加

待機時にゲート−ソース間リーク電流を削減するためにインバータＩＶ１〜ＩＶ５において丸で囲んだ側のトランジスタのゲート絶縁膜厚を厚く形成する。 - 特許庁

To provide a semiconductor device capable of suppressing a leakage current between a gate electrode having a side-wall insulating film and an ohmic electrode opposite the gate electrode.例文帳に追加

側壁絶縁膜を有するゲート電極と、ゲート電極に対向するオーミック電極との間のリーク電流を抑圧することのできる半導体装置の提供。 - 特許庁

To improve the transistor to stand short-circuitting until the insulated gate bipolar transistor is broken by the saturated current in the insulated gate bipolar transistor, and improve a switching speed.例文帳に追加

絶縁ゲート型バイポーラトランジスタで、飽和電流に達して前記絶縁ゲート型バイポーラトランジスタが破壊するまでの短絡耐量を改善すると同時に、スイッチングスピードを高速化する。 - 特許庁

A transistor for causing only a parasitic current by resistance and parasitic capacitance to flow to a Vcc or a GND is connected to the gate of the driver transistor to clamp a gate voltage.例文帳に追加

ドライバートランジスタのゲートに抵抗と寄生容量による寄生電流のみをＶｃｃもしくはＧＮＤに流すトランジスタを接続し、ゲート電圧をクランプをさせる構成とした。 - 特許庁

Thus, a gate-source voltage of NMOS transistors 31, 32 of the output section 30 is increased and the operational amplifier can supply a large output current in spite of a narrow gate width.例文帳に追加

これにより、出力部３０のＮＭＯＳ３１，３２のゲート・ソース間電圧が大きくなり、ゲート幅が狭くても大きな出力電流を流すことが可能になる。 - 特許庁

An active matrix type display device is equipped with a specified number of dummy gate lines 14 and/or 15 which are provided before a head gate line G1 among a plurality of gate lines G1 to S220 and/or behind the tail gate line G220, and current-programmed from source lines S1 to S176 under the control of the gate driver 11.例文帳に追加

複数のゲートラインＧ１〜Ｇ２２０の前記先頭行のゲートラインＧ１の前段および／または前記末尾行のゲートラインＧ２２０の後段に設けられた、ゲートドライバ１１の制御によりソースラインＳ１〜Ｓ１７６から電流プログラムされる所定数のダミーゲートライン１４および／または１５を備えたアクティブマトリックス型表示装置。 - 特許庁

The semiconductor testing device 1 includes a prober 2, the measuring device 3 and an electronic control device 4, and can perform gate leakage current measurement of a semiconductor element 10, reverse withstand voltage measurement between a gate and a drain, and between the gate and a source, breakdown voltage measurement between the gate and the source, and gate threshold voltage measurement.例文帳に追加

本発明に係る半導体試験装置１は、プローバ２、測定装置３、電子制御装置４を備えており、半導体素子１０のゲート漏れ電流測定、ゲート・ドレイン間およびゲート・ソース間の逆耐圧測定、ゲート・ソース間の降伏電圧測定、およびゲート閾値電圧測定が可能である。 - 特許庁

A BGR (band gap reference) type current generation circuit 100 uses a difference in voltage generated between the gate and the source of PMOS transistors 106 and 107 to adjust current flowing in a first current path and a second current path from a first node to a second node to a predetermined reference current.例文帳に追加

ＢＧＲ型電流発生回路１００は、ＰＭＯＳトランジスタ１０６、１０７のゲート・ソース間に生じる電圧の差を利用して、第１のノードから第２のノードに至る第１の電流経路と第２の電流経路とに流れる電流をそれぞれ所定の基準電流にする。 - 特許庁

A reference table describes a correspondence defined for the GaN-FET between an initial drain current change rate of a drain current changing from the start of a constantly maintained gate-source voltage and a change in gate-source voltage required to maintain the drain current at the start of the constantly maintained gate-source voltage after the lapse of a time.例文帳に追加

参照テーブルは、ＧａＮ−ＦＥＴに対応して定められている、ゲートソース間電圧を一定に保ち始めたときからドレイン電流が変化していく当初のドレイン電流変化率と、ゲートソース間電圧を一定に保ち始めたときのドレイン電流を時間経過後に保つため必要なゲートソース間電圧の変更量との対応関係を記述している。 - 特許庁