「interface test」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

The interface of signals is converted, by using test input/output terminals 2131, 2132, 2133, and 2141 used in the test mode of a digital signal processing LSI 2000.例文帳に追加

デジタル信号処理ＬＳＩ２０００のテストモードで使用されるテスト入出力端子２１３１、２１３２、２１３３、２１４１を用いて信号のインターフェースを変換する。 - 特許庁

Further, the 2nd circuit 22 detects the test data inserted into the preamble and sends them back in the idle time of the general interface MII to conduct the loopback test.例文帳に追加

また、第２の回路２２がプリアンブルに挿入された試験データを検出し、汎用インタフェースＭＩＩのアイドル時間に折り返すことにより、ループバック試験が実行される。 - 特許庁

To provide a mixing test evaluation device and a method for determining the place of a mixed interface formed in a mixing test, and evaluating physical properties at each place.例文帳に追加

混合試験において形成される混合界面の場所を確定し、各場所における物性を評価する混合試験評価システム装置及び方法を提供する。 - 特許庁

A segment of a test signal and a power level regarding it are selected using a user interface, and the amplitude noises are applied to the test signal segment with the selected power level.例文帳に追加

ユーザ・インターフェイスを用いて試験信号のセグメントとこれに係るパワー・レベルを選択し、この試験信号セグメントに選択されたパワー・レベルで振幅ノイズを適用するようにする。 - 特許庁

To make it possible to easily perform a test corresponding to a change in environments and to easily increase test patterns with respect to an interactive program which performs input operation by a graphic user interface(GUI).例文帳に追加

ＧＵＩによる入力操作を行う対話型プログラムについて、環境の変化に対応したテストを容易に行い、また、容易にテストパターンを増やすことを可能にする。 - 特許庁

The imaging apparatus has a test operation mode for checking a connection state, and is configured to output a result obtained by processing the digital signal generated by the test signal generation circuit from a digital image output interface in a test mode state.例文帳に追加

撮像装置に接続状態をチェックするテスト動作モードを設け、テストモード状態では該テスト信号発生回路が発生するデジタル信号を処理した結果をデジタルの画像出力インターフェースから出力する。 - 特許庁

To provide a sound interface mechanism which has a simple structure and has good sound shield characteristics, a coupler for speech test which is made small-sized and can be applied to a mass production line, and a speech test device applying the coupler for speech test.例文帳に追加

簡易な構造で音響シールド特性がよい音響インタフェース機構、小型で量産ライン内に適用可能な通話試験用カプラ及び該通話試験用カプラを適用する通話試験装置を提供する。 - 特許庁

The memory controller 140 performs interface processing mediating between the test circuit 160 and the memory 20 through the internal bus 180.例文帳に追加

メモリーコントローラー１４０は、内部バス１８０を介して、テスト回路１６０とメモリー２０とのインターフェース処理を行う。 - 特許庁

To provide a serial interface circuit surely conducting an operation confirmation test, while keeping the circuit scale small.例文帳に追加

回路規模を小さく抑えたまま、動作確認テストを確実に行なうことができるシリアルインターフェース回路を提供する。 - 特許庁

A network supervisor analyzes the test result of the network interface circuit and manages the switchboard 50 on-line.例文帳に追加

ネットワークの管理者はネットワークインターフェース回路のテスト結果を分析し、ネットワーク用スイッチボード５０をオンラインで管理する。 - 特許庁

The interface card 41 outputs the test train radio transmission data stored in the memory 401 to a monitoring device 3.例文帳に追加

インタフェースカード４１は、メモリ４０１に格納された試験用列車無線伝送データをモニタリング装置３に出力する。 - 特許庁

In another aspect, a sequence of event test interface includes a circuit comprising a plurality of electronic devices and a plurality of programs.例文帳に追加

別の態様で提供されるイベント列テストインタフェースは、複数の電子デバイスと複数のプログラムとを備えた回路を含む。 - 特許庁

To increase the test load capable of being applied to the interface between metals to the utmost in the bonding of a semiconductor device.例文帳に追加

半導体デバイスの接合における金属間界面に加えることができる試験荷重をできるだけ大きくする。 - 特許庁

In the disk interface system, a real-time testbench having an actual operation speed is generated while minimum test instruction word information for test are caused to be inputted at a sufficiently low speed like an operation speed of general test equipment.例文帳に追加

ディスクインターフェースシステムにおいて、テストのための最小限のテスト命令語情報を一般的なテスト装備の動作速度のように十分に遅い速度で入力させつつ実際の動作速度のテストベンチを自動的に発生する。 - 特許庁

At the time of testing a circuit 40, test control information is inputted externally to a test interface circuit 14 and set in the scan register 41 of circuit modules 21-24 to be tested through a test signal chain 20.例文帳に追加

被テスト回路（４０）のテストを行なうとき、外部からテストインタフェース回路（１４）にテスト制御情報を入力し、テスト対象回路モジュール（２１〜２４）のスキャンレジスタ（４１）にテスト信号チェーン（２０）を介してテスト制御情報をセットする。 - 特許庁

A test interface circuit TIC provided between a mixed memory MCR and a test data input/output terminal 9 is provided with a first-in/first-out circuit 10 storing successively test data, and latency of data read out from the mixed memory is adjusted.例文帳に追加

混載メモリ（ＭＣＲ）とテストデータ入出力端子（９）の間に設けられるテストインターフェイス回路（ＴＩＣ）において、テストデータを順次格納するファーストイン・ファーストアウト回路（１０）を設け、混載メモリから読出されたデータのレイテンシを調整する。 - 特許庁

To solve the problem that since a first stage gate of a test interface circuit becomes a floating state and pass-through current flows therein and state of gates on and after the next stage is made unstable, the test and evaluation of a read-data mask function at setting of test mode cannot be performed.例文帳に追加

テストインターフェイス回路の初段ゲートがフローティング状態になり貫通電流が流れ、さらに次段以降のゲートのステートが不定となるため、テストモード設定時のリードデータマスク機能の検査および評価ができない。 - 特許庁

To provide a software test support device, a software test support method and a program, for extracting information on a GUI (Graphical User Interface) such as a direct button from an application and determining a factor or a level so as to create a test item of the application having the GUI, and automatically executing a test.例文帳に追加

ＧＵＩを持つアプリケーションのテスト項目作成のため、当該アプリケーションから直接ボタン等のＧＵＩに関する情報を抽出して因子・水準を決定し、テストの実行を自動的に行うソフトウェアテスト支援装置、ソフトウェアテスト支援方法、及びプログラムを提供する。 - 特許庁

Multiple integrated circuit chip structure comprises an inter-chip interface circuit 360 configured to selectively connect an internal circuit of an integrated circuit so as to test an interface circuit 385, having an ESD protection circuit 387 and an input/output circuit 389, for communicating with an external test system during a test and a burn-in procedure.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路３８７および入出力回路３８９を有するインターフェース回路３８５をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路３６０を有する。 - 特許庁

The multiple integrated circuit chip structure includes an ESD protection circuit 387 for communicating with an external test system during a test and a burn-in procedure, and an inter-chip interface circuit 360 configured to selectively connect an internal circuit of an integrated circuit so as to test an interface circuit 385 having an input/output circuit 389.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路３８７および入出力回路３８９を有するインターフェース回路３８５をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路３６０を有する。 - 特許庁

The operation verification device 100 executes the program for the operation test, and operates a SAP Gui (Graphical User Interface) client 406 through an add-in 410 for SAP of QTP (Quick Test Professional) 408 in the execution.例文帳に追加

動作検証装置１００は、動作テスト用プログラムを実行し、その実行においてはＱＴＰ４０８のＳＡＰ用アドイン４１０を介して、ＳＡＰＧｕｉクライアント４０６を操作する。 - 特許庁

To provide an application interface for multiprocessor, with which plural test code sequences can be simultaneously executed in plural processors by managing the processors to execute prescribed test code sequences.例文帳に追加

所定のテストコードシーケンスを実行するプロセッサを管理することによって、複数のプロセッサで同時に複数のテストコードシーケンスを実行可能な、マルチプロセッサのアプリケーションインターフェースを提供する。 - 特許庁

The tester has parallel I/O interfaces 7 and 8 for test interfaces, and confirms an operation of a parallel I/O interface of a device to be tested.例文帳に追加

テスト用インタフェースにパラレルＩ／Ｏインタフェース７，８を持ち、被試験器にあるパラレルＩ／Ｏインタフェースの動作確認を行う。 - 特許庁

The test piece 1 is a combination of a plurality of raw materials or a composite material, and for example, includes an interface between a cement-based hardened body or an aggregate inside the cement-based hardened body and a cement paste.例文帳に追加

例えば、セメント系硬化体やセメント系硬化体内部の骨材とセメントペースト間界面を含むものである。 - 特許庁

To provide a semiconductor integrated circuit device in which a test of its interface part can be performed especially for a memory LSI.例文帳に追加

とりわけメモリＬＳＩに対して、そのインターフェース部のテストを行うことが可能な半導体集積回路装置を提供する。 - 特許庁

A 1st circuit 21 inserts management data such as test data into a preamble of a packet to be sent to a general interface MII and detects management data, such as test data, sent back while inserted in the idle time between packets received from the general interface MII.例文帳に追加

第１の回路２１は、汎用インタフェースＭＩＩに送信するパケットのプリアンブルに試験データ等の管理データを挿入し、また、汎用インタフェースＭＩＩから受信するパケット間のアイドル時間に挿入された、折り返された試験データ等の管理データを検出する。 - 特許庁

To sufficiently detect a failure of an interface part of a BIST design object circuit with a scan test design object circuit, and automatically generate a test pattern in a semiconductor integrated circuit using both a BIST and a scan test.例文帳に追加

ＢＩＳＴとスキャンテストを併用する半導体集積回路において、ＢＩＳＴ設計対象回路とスキャンテスト設計対象回路とのインタフェース部分の十分な故障検出を可能にし、かつテストパターンの自動生成を可能にする。 - 特許庁

The IDE includes components which are a source code editor, an influence analyzer, a test case launcher, a graphical user interface (GUI), and a data base.例文帳に追加

ＩＤＥは、ソース・コード・エディタ、影響アナライザ、テスト・ケース・ランチャ、グラフィカル・ユーザ・インターフェース（ＧＵＩ）、およびデータベースというコンポーネントを有する。 - 特許庁

To provide the method and device for connecting a manufacture test interface to a global serial bus such as an inter-integrated circuit (I2C) bus.例文帳に追加

集積回路間（Ｉ^2Ｃ）バスなどのグローバル・シリアル・バスに製造テスト・インタフェースを接続するための方法および装置を提供すること。 - 特許庁

It is preferred that a threshold value of the glossiness is determined based on the relationship between an adhesive interface breakage after a distortion follow-up test and the glossiness.例文帳に追加

光沢度の閾値の設定を、ひずみ追従性試験後の接着界面破壊率と光沢度との関係に基づいて行うと良い。 - 特許庁

At step S6, the user inputs a number affixed to the selected test patch to a computer through the user interface screen thereof.例文帳に追加

その後、ステップＳ６で、ユーザは、選択したテストパッチに付された番号を、コンピュータのユーザーインターフェイス画面を通じてコンピュータに入力する。 - 特許庁

These are often useful for test harnesses, administrative tools, and prototypes that will later be wrapped in a more sophisticated interface.例文帳に追加

テスト用の仕掛けや管理ツール、そして、後により洗練されたインターフェイスでラップするプロトタイプとして、こうしたインタープリタはよく役に立ちます。 - Python

A system-on-a-chip 40 includes support for a standard external interface, such as a Universal Serial Bus (USB) or IEEE 1394 interface, to which a host system such as flash memory test equipment can connect.例文帳に追加

システム・オン・チップ４０は、フラッシュメモリテスト装置などのホストシステムを接続することのできる、ユニバーサルシリアルバス（ＵＳＢ）やＩＥＥＥ１３９４インターフェースなどの標準外部インターフェースのサポートを含む。 - 特許庁

The controller also includes a scan layer interface driving a scan chain portion with the configurable test clock, and a control layer interface configured so as to access the control information for controlling the scan chain portion.例文帳に追加

コントローラはまた、構成可能なテストクロックでスキャンチェーン部分を駆動するスキャンレイヤインタフェースと、スキャンチェーン部分を制御するための制御情報にアクセスするように構成された制御レイヤインタフェースを含む。 - 特許庁

A main control board 70 and an interface board 90 are connected by transmission lines L1, L2 and L3, and the interface board 90 and the test device 110 are connected by transmission lines L4, L5 and L6.例文帳に追加

主制御基板７０とインターフェースボード９０とは伝送線Ｌ１，Ｌ２，Ｌ３によって接続され、インターフェースボード９０と試験装置１１０とは伝送線Ｌ４，Ｌ５，Ｌ６によって接続される。 - 特許庁

An adaptation of a test data register (TDR) structure defined by the IEEE 1149.1 Joint Test Action Group (JTAG) interface standard is carried out to provide a debugging path.例文帳に追加

ＩＥＥＥ１１４９．１ Ｊｏｉｎｔ Ｔｅｓｔ Ａｃｔｉｏｎ Ｇｒｏｕｐ（ＪＴＡＧ）インターフェース標準によって定義されるテスト・データ・レジスタ（ＴＤＲ）構造を適合させて、デバッグ・パスを提供する。 - 特許庁

An interface board 332 outputs respective signals from the connector CN6 of an external information output part and the connector CN8 of a test information output part 330 to a test machine via a connector CN7.例文帳に追加

インタフェース基板３３２は、外部情報出力部３２２のコネクタＣＮ６及び試験情報出力部３３０のコネクタＣＮ８から各信号を、コネクタＣＮ７から試験機３３４へ出力する。 - 特許庁

In this driving method of a JTAG interface 2 of a microprocessor 1 in a micro-controller by using a boundary scan test method based on the IEEE standard 1149, the JTAG-interface 2 of the microprocessor 1 is driven from a test routine executable on the microprocessor 1.例文帳に追加

ＩＥＥＥ基準１１４９に基づくバウンダリスキャンテスト方法を使用して，マイクロコントローラ内のマイクロプロセッサ１のＪＴＡＧインタフェース２を駆動する方法であって，前記マイクロプロセッサ１のＪＴＡＧ−インターフェイス２が，前記マイクロプロセッサ１上で実行可能なテストルーチンから駆動される。 - 特許庁

To provide a semiconductor test interface capable of minimizing the number of connector contact points to enhance signal integrity in a high-speed transmission signal, capable of simplifying a semiconductor test interface to enhance maintainability of a semiconductor testing device, and capable of easily dealing also with tests of DUTs different each other.例文帳に追加

コネクタ接点の数を最小化して高速伝送信号の信号無欠性を向上させ、半導体テストインタフェースを単純化して半導体テスト装置のメンテナンス性を向上させ、お互い異なるＤＵＴのテストにも簡便に対応することが可能な半導体テストインタフェースを提供。 - 特許庁

When ACK of the test signal is received or when a test signal transmitted from an opposite-side node 10B is received, a port number of an input/output port transmitting the test signal and a port number of an input/output port receiving the test signal are then associated with each other and registered to an interface DB 131.例文帳に追加

そして、この試験信号のＡＣＫを受信したとき、または、相手方のノード１０Ｂから送信された試験信号を受信したとき、その試験信号を送信した入出力ポートのポート番号と、その試験信号を受信した入出力ポートのポート番号とを対応付けてインタフェースＤＢ１３１に登録する。 - 特許庁

The operational test apparatus for USB interface comprises: a connection means for connecting a host device USB interface circuit 106 and a peripheral device USB interface circuit 107 each other; a CPU 100 for performing communication between the host device USB interface circuit 106 and the peripheral device USB interface circuit 107; and an operation panel 109 for displaying whether the communication via the CPU 100 has succeeded or not.例文帳に追加

ホスト装置側ＵＳＢインターフェース回路１０６と周辺装置側ＵＳＢインターフェース回路１０７とを相互に接続する接続手段と、前記ホスト装置側ＵＳＢインターフェースと前記周辺装置側ＵＳＢインターフェースとの間で通信を実行するＣＰＵ１００と、ＣＰＵ１００における通信結果の正否を表示する操作パネル１０９とを有する。 - 特許庁

The test board 2 includes an interface circuit 5 which requests the test program corresponding to the semiconductor device 4 from the semiconductor testing device 3 in accordance with the semiconductor device 4 to be mounted thereon, and which instructs the semiconductor testing device 3 to read out the requested test program.例文帳に追加

試験ボード２は、搭載される半導体装置４に応じて、半導体装置４に対応する試験プログラムを半導体試験装置３に要求し、要求した試験プログラムを半導体試験装置３に読み出し指令させるインターフェース回路５を有する。 - 特許庁

The common control part 28 is connected with an integrated test jig 10 by serial communications, and a test of the PDS control part is performed via the common control part 28 and the conversion circuit 24, while a test of the Ethernet interface section is performed via the common control part 28.例文帳に追加

共通制御部２８と統合検査治具１０とをシリアル通信で接続し、共通制御部２８及び変換回路部２４を介してＰＤＳ制御部の検査を行なうとともに、共通制御部２８を介してイーサインタフェース部の検査を行なう。 - 特許庁

To provide a DDR-SDRAM interface circuit in which the loop-back test can be more exactly performed, and its testing method and its testing system.例文帳に追加

ループバック試験をより正確に行うことが可能なＤＤＲ−ＳＤＲＡＭインターフェース回路、その試験方法、その試験システムを提供すること。 - 特許庁

To provide technology with which a timing test satisfying latency restriction can be easily performed in a memory interface built in a semiconductor device.例文帳に追加

半導体装置に備えられたメモリインターフェイスにおいて、レイテンシの制約を満たすタイミング試験を容易に実施可能な技術を提供する。 - 特許庁