「interface test」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A BIOS executes an operation test, regarding data transfer between a first device controller 20 and a device 21 while varying the combination of the value of interface voltage and the value of operating voltage.例文帳に追加

ＢＩＯＳは、第１のデバイスコントローラ２０とデバイス２１との間のデータ転送に関する動作テストを、インターフェース電圧の値と動作電圧の値の組み合わせを変化させながら実行する。 - 特許庁

As an interface of the transition determination program 102 and a test control program 101, by running transaction start/end programs 103 and 107, the transition to the next screen is enabled.例文帳に追加

遷移決定プログラム１０２とテスト制御プログラム１０１のインタフェースとして、トラザクション開始・終了プログラム１０３，１０７を実行させることにより、次画面への遷移が可能にする。 - 特許庁

A test processor 14 converts the format of the video data from the circular buffer, a network interface 18 or a capturing memory 16 to a desired format and outputs the video data from a display processor 20.例文帳に追加

テスト・プロセッサ１４は、循環バッファ、ネットワーク・インタフェース１８又は捕獲メモリ１６からのビデオ・データのフォーマットを所望のフォーマットに変換して、表示プロセッサ２０から出力する。 - 特許庁

Next, the BIOS selects one certain combination, which should actually be used among a plurality of combinations of the interface voltage and the operating voltage, based on the result of the operation test.例文帳に追加

次いで、ＢＩＯＳは、動作テストの結果に基づいて、インターフェース電圧と動作電圧との複数の組み合わせの中から、実際に使用すべきある一つの組み合わせを選択する。 - 特許庁

To provide an IEEE1394 serial bus tester for facilitating the automation and the labor saving on the tests of products mounting IEEE1394 interface to dramatically reduce test costs.例文帳に追加

ＩＥＥＥ１３９４インターフェースを搭載した製品の検査の自動化と省力化を容易にして、検査コストを飛躍的に低減させるＩＥＥＥ１３９４シリアルバステスタを提供すること。 - 特許庁

To easily conduct a test of operation in case of trouble by causing dummy trouble without any anxiety about device breakage as to a computer system to which peripheral equipment is connected by an input/output interface.例文帳に追加

入出力インタフェースで周辺機器を接続するコンピュータシステムにおいて、装置破壊の懸念なく、簡便に疑似障害の発生による障害発生時運用試験等を行う。 - 特許庁

A stub function generation part 5 generates the stub function mounted with the interface of the input/output between the lower function and the function of the test target based on an extraction analysis result of the I/F.例文帳に追加

スタブ関数生成部５は、Ｉ／Ｆの抽出分析結果に基づいて、下位関数と試験対象の関数との間の入出力のインターフェースを実装したスタブ関数を生成する。 - 特許庁

To provide a UTOPIA(UNIVERSAL TEST AND OPERATIONS PHY INTERFACE FOR ATM) level 1/level 2 conversion system and its conver sion circuit in ATM multiplexer, which can reduce the circuit area considerably and simplify circuits.例文帳に追加

大幅な回路面積削減および回路の簡素化ができるＡＴＭ多重装置におけるＵＴＯＰＩＡレベル１／レベル２変換システムおよびその変換回路を提供する。 - 特許庁

To eliminate a risk of carryover with a blood serum 3 of another person in an interface detecting means of blood serum for automatically dispensing the blood serum 3 as a preparation for a blood test.例文帳に追加

血液検査の前作業として血清３を自動分注するための血清の境界面検出手段において、他人の血清３とのキャリーオーバーの危険を解消する。 - 特許庁

To provide a subscriber line terminal station device that can prevent notice of an alarm from a subscriber line interface to a management side when the device is under construction or test.例文帳に追加

工事中又は試験中等の状態にあるとき、加入者線インターフェースからの警報が管理側に通知されるのを抑止することが可能な加入者線端局装置を提供する。 - 特許庁

An apparatus for determining connection state of an interface connector comprises a means for delivering an AC test signal from an insert substrate to an inserted substrate, and a means for determining whether an error is included in an AC test signal send back from the inserted substrate to the insert substrate or not, and determining that an interface connector between the insert substrate and the inserted substrate is connected incompletely if an error is included.例文帳に追加

挿入基板から被挿入基板に交流テスト信号を出力する手段と、被挿入基板で挿入基板に折り返された交流テスト信号にエラーが含まれているか否かを判断し、エラーが含まれている場合には、挿入基板と被挿入基板との間のインターフェース・ユニットが不完全に接続されていると判断する手段と、を備える。 - 特許庁

This frame work system and the test method for testing a server having a mixed workload is provided with a workload case constitution utility interface including a function for allowing a frame work to call the workload constitution utility of a third party and a workload interface including a function for the setup and control and monitor of the workload for the purpose of defining a workload case according to various test targets.例文帳に追加

本発明は、混合ワークロードを有するサーバをテストするためのフレームワーク・システムおよびそのテスト方法を開示し、これは、様々なテスト目的でワークロード・ケースを定義するために、フレームワークにサード・パーティのワークロード構成ユーティリティを呼び出させる機能を含むワークロード・ケース構成ユーティリティ・インターフェースと、ワークロードのセットアップ、制御、および監視の機能を含むワークロード・インターフェースとを含んでいる。 - 特許庁

To shorten test time of an address processing part in an interface circuit and to reduce a price by reducing the development cost of a semiconductor integrated circuit connecting an independent bus connected to a CPU to a time-division bus not connected to the CPU via the interface circuit.例文帳に追加

ＣＰＵに接続されている独立バスと、ＣＰＵに接続されていない時分割バスとをインタフェース回路を介して接続してなる半導体集積回路に関し、インタフェース回路のアドレス処理部の試験時間の短縮化と、開発費用の低減化による価格の低減化を図る。 - 特許庁

The chip structure for a multiply integrated circuit is provided with chip-to-chip interface circuits for selective connection of internal circuits in an integrated circuit for testing an interface circuit having the ESD protection circuit and the input/output circuit for establishing communication with an external testing system during a test and a burn-in process.例文帳に追加

多重集積回路チップ構造は、テストおよびバーン・イン手順中に外部テスト・システムと通信するためのＥＳＤ保護回路および入出力回路を有するインターフェース回路をテストするため集積回路の内部回路を選択的に接続するチップ間インターフェース回路を有する。 - 特許庁

Communication on the basis of a remote communication protocol is performed between a remote test device and a communication protocol interface forming a part of the home network, and communication is performed between the communication protocol interface and IEEE 1394 home network devices on the basis of the IEEE 1394 low-level communication protocol.例文帳に追加

遠隔試験装置とホームネットワークの一部である通信プロトコルインタフェースとの間で遠隔通信プロトコルに基づく通信を行い、通信プロトコルインタフェースとＩＥＥＥ１３９４ホームネットワーク機器との間でＩＥＥＥ１３９４低レベル通信プロトコルに基づく通信を行う。 - 特許庁

The test executing operation function acquires a component (symbol) by using an identifier of a monitoring data to be selected by an interface 5 and a key 6, and updates the display data of the component (symbol) 4 for the monitoring screen for operation confirmation (changes display according to a test executing operation).例文帳に追加

試験実施操作機能は、動作確認用監視画面について、インタフェース５とキー６によって選択する試験対象の監視データの識別子を利用して部品（シンボル）を取得し、部品（シンボル）４の表示データを更新する（試験実施操作に応じて表示変化を行わせる）。 - 特許庁

A scan signal Scan 1 for controlling a stress voltage to be inputted or not to be inputted at a burn-in test time and a scan signal Scan 2 for controlling the stress voltage to be inputted or not to be inputted to an interface circuit part are inputted to the semiconductor devices 1 constituting each row on the test board 2.例文帳に追加

また、テストボード２上で各行を構成する半導体装置１には、バーンインテスト時におけるストレス電圧の入力のオン／オフを制御するスキャン信号Ｓｃａｎ１及びインタフェース回路部へのストレス電圧の入力のオン／オフを制御するスキャン信号Ｓｃａｎ２が入力される。 - 特許庁

Even if a try state buffer 12 becomes disabled, instability of pass-though current and gate level inside a test interface circuit 20 is prevented, by shifting a signal line of the main data bus 13 to the prescribed level.例文帳に追加

トライステートバッファ１２がディスエーブルとなっても、主データバス１３の信号ラインを所定レベルにシフトすることにより、テストインターフェイス回路２０の内部での貫通電流やゲートレベルの不定を回避する。 - 特許庁

A transmission side circuit part of the interface circuit 100 transmits, at test time, a repeating signal 111 of a fixed amplitude to a transmission path 123 via an output buffer circuit 117 comprising a CML circuit.例文帳に追加

インタフェース回路１００の送信側回路部分では、テスト時に一定振幅の繰り返し信号１１１をＣＭＬ回路で構成される出力バッファ回路１１７を経て伝送路１２３に送出する。 - 特許庁

A communication confirmation test is executed from the line interface substrate 7S to the active system control substrate C0 under the state to confirm the normality of the stand-by system communication line.例文帳に追加

そしてこの状態から、回線インタフェース基板７Ｓから運用系制御基板Ｃ０に対して疎通確認試験を行うことにより、待機系通信路の正常性を確認するようにしている。 - 特許庁

To provide a device interface for a semiconductor tester allowing a low-impedance device test easily with amplitude rise/fall time performance on each driver side of a conventional semiconductor tester.例文帳に追加

本発明は、従来の半導体試験装置の各ドライバ側の振幅と立ち上がりと立ち下がり時間の性能でも、低インピーダンスのデバイス試験が容易できる半導体試験装置のデバイスインタフェースを提供する。 - 特許庁

To provide a model preparation program, a model preparation device, and a model preparation method for preparing a model for communicating with a verification object device for executing a test which is not estimated as interface specifications.例文帳に追加

インターフェース仕様に想定されていないテストを行うための、検証対象装置と通信を行うモデルを作成するモデル作成プログラム、モデル作成装置、モデル作成方法を提供する。 - 特許庁

To provide a system and a method for automatic failure testing of macro-interface having a logical block and a logic gate in a chip which uses an at-speed logic built in self test circuit inside the chip.例文帳に追加

チップの内部にあるアットスピードの論理ＢＩＳＴ回路を用いた、論理ブロックおよびチップ内の論理ゲートを持つマクロのインタフェースの自動的な故障テストのためのシステムおよび方法を提供する。 - 特許庁

To perform a highly precise AC test without a high-speed operative LSI tester, in a semiconductor integrated circuit containing a high-speed interface circuit for transferring serial data.例文帳に追加

シリアルデータを転送する高速インタフェース回路を内蔵した半導体集積回路において、高速動作が可能なＬＳＩテスタによらなくても高精度のＡＣテストを行うことができるようにする。 - 特許庁

A satellite 1 interfaces with a ground test unit 2 via a stub cable 100 for the 1553 bus that is connected to a bus interface connector 10 and specified in MIL-STD-1553.例文帳に追加

人工衛星１はバスインタフェースコネクタ１０に接続されかつＭＩＬ−ＳＴＤ−１５５３に規定された１５５３バス用のスタブケーブル１００を用いて地上試験装置２との間のインタフェースをとっている。 - 特許庁

A second IC includes a signal processor, to which the interface section of the first IC is connected, and a detecting section for detecting a judgement information for judging the result of processing of a signal for test.例文帳に追加

第２のＩＣは、第１のＩＣのインターフェース部が接続される信号処理プロセッサと、テスト用信号を処理した結果を判定するための判定情報を検出する検出部とを備える。 - 特許庁

Circumferential ridges 21 are projected intermittently on the inner peripheral wall at immediately above the interface of the thixotropic gel-like separating agent 3 filled in the tube bottom of the blood-collecting tube body 1 having a generally test tube form.例文帳に追加

略試験管状採血管本体１の管底に充填されたチキソトロピー性ゲル状分離剤３の界面の直上の内周壁に、周方向の突条21が断続的に突設されている。 - 特許庁

In some embodiments, a calibration reference signal is transmitted directly from a test head through a load board interface, rather than through external instruments, so that timing errors associated with external wires and cables may be avoided.例文帳に追加

一部の実施例において、校正基準信号は、外部機器を介さずにロードボードインタフェースを通してテストヘッドから直接送信され、外部ワイヤやケーブルに関連するタイミング誤りを回避することができる。 - 特許庁

To easily prepare a high speed serial bus model, and to perform verification without deteriorating precision even when an asynchronous high speed serial interface circuit exists in a verification test bench.例文帳に追加

検証テストベンチにおいて、非同期の高速シリアルインターフェース回路が存在する場合でも、高速シリアルバスモデルを容易に作成できるようにするとともに、精度を低下させることなく検証を行う。 - 特許庁

When accepting a response, such as a questionnaire from a viewer in a program using a bidirectional service, a response is inputted from a user interface 18 by an operator who performs test reproduction.例文帳に追加

双方向サービスを利用した番組内において、視聴者からアンケートなどの応答を受け付けている場合に、テスト再生を行っているオペレータによりユーザインターフェイス１８から応答が入力される。 - 特許庁

In the protective relay 1, a processing unit 11 inputs a digital signal of a DC voltage which is converted from an AC voltage of the power transmission system L1 from an analog/digital converter A/D, inputs an output voltage of an AC from a power supply unit 15, and inputs inspection data (test current, test voltage and operation time) from a test device 2 which is connected at inspection via an external interface 14.例文帳に追加

保護継電器１において、処理部１１は、アナログデジタル変換器Ａ／Ｄから送電系統Ｌ１の交流電圧を変換した直流電圧のデジタル信号を入力し、電源ユニット１５から直流の出力電圧を入力し、点検時に接続される試験装置２から外部インタフェース部１４経由で点検データ（試験電流、試験電圧、動作時間）を入力する。 - 特許庁

This evaluation microprocessor constituted by a variable logic device 36 has a test interface unit 80 for connecting a first user logic 25 to the CPU bus 20 coupled with a processor core, and connecting them to an external evaluation controller 7, and user interface units 23, 24 capable of connecting the CPU bus to a target system.例文帳に追加

可変論理デバイス（３６）で構成される評価用マイクロプロセッサは、プロセッサコアが結合するＣＰＵバス（２０）に第１ユーザロジック（２５）を接続し、それらを外部の評価用コントローラ（７）に接続するテストインタフェースユニット（８０）と、ＣＰＵバスをターゲットシステムへ接続可能にするユーザインタフェースユニット（２３，２４）とを有する。 - 特許庁

In addition, the remote test equipment for the plant has a function reading the optional digital signal value of the internal logic of the digital controller or the like without affecting the logic to which a plant control response speed is requested by using an interface for maintenance provided in the digital controller or the like and enabled to transmit the digital signal value to the LAN for the test.例文帳に追加

また、デジタル制御装置等に備えられた保守用インターフェイスを使用することで、プラント制御応答速度を要求されるロジックに対し、影響を与えることなくデジタル制御装置等の内部ロジックの任意のデジタル信号値を読み出し、試験用ＬＡＮに伝送できる機能を有する。 - 特許庁

The medium for predictably cleaning the contact elements and support hardware of a tester interface, such as a probe card or a test socket, while it is still in manual, semi-automated, and automated handling device and the electrical test equipment are disclosed so that the function and performance of the individual die or IC package may be electrically evaluated.例文帳に追加

個々のダイ又はＩＣパッケージの機能及び性能を電気的に評価することができるように、手動、半自動、及び自動取扱装置にまだある間にプローブカード及び試験ソケットのような試験器インタフェースの接触要素及び支持ハードウエアを予測可能に清浄化するための媒体及び電気試験器具を開示する。 - 特許庁

A testing sever sends a test pattern that a voice signal is encoded into a signal loop-back means installed at an exchange interface side in the TGW through a voice encoding section and a packet assembling section in the TGW, and receives the test pattern sent from the signal loop-back means through the voice encoding section and the packet assembling section, again.例文帳に追加

試験サーバより、ＴＧＷの音声符号化部とパケット化部を介して、ＴＧＷ内の交換機インタフェース側に設けた折り返し手段へ、音声信号を符号化して得た試験パターンを送り、その信号折り返し手段からの試験パターンを、再度、音声符号化部とパケット化部を介して試験サーバで受信する。 - 特許庁

An inspection objective system 2, in which an interface circuit of an IEEE1394 specification is mounted, is connected to an emulator 10 included in the inspection device 1, and inspection processing is started when a test program on the system 2 side is started.例文帳に追加

ＩＥＥＥ１３９４規格のインターフェース回路を搭載した検査対象のシステム２と、検査装置１に含まれるエミュレータ１０とを接続して、システム２側のテストプログラムの起動により検査処理が開始される。 - 特許庁

The test apparatus comprises a head load mechanism for receiving and positioning the read/write head during testing, and a multi-channel preamplifier arranged to interface plural channels to a measurement system.例文帳に追加

前記試験装置は、テスト中に、前記読取り／書込みヘッドを受容する及び位置決めするためのヘッドロード機構、及び複数のチャネルが測定システムとインターフェースで接続するように配置されたマルチチャネル前置増幅器を具備する。 - 特許庁

This memory is provided with a self-oscillation counter test circuit 5 in which an oscillation clock SFCI used for a refresh address counter circuit 2 is counted up and the counted result is outputted to an external terminal for monitoring through an interface circuit 3.例文帳に追加

リフレッシュアドレスカウンタ回路２で用いられる発振クロックＳＦＣＩをカウントアップし、インターフェース回路３を介してモニタ用外部端子にカウント結果を出力するセルフ発振カウンタテスト回路５を設ける。 - 特許庁

The semiconductor device adopts a multiplexer (13) which select the memory controller or the built-in self-test circuit in a switchable manner as a circuit for connecting to the memory interface conforming to the control information input from the outside through the TAP controller.例文帳に追加

ＴＡＰコントローラを介して外部から入力する制御情報に従ってメモリインタフェースに接続する回路としてメモリコントローラ又ビルトインセルフテスト回路を切り替え可能に選択するマルチプレクサ（１３）を採用する。 - 特許庁

A function verification assisting means 500 to generate a test scenario, a function verification model by purpose and a system verification model, etc., and a VC interface synthetic means 700, etc., are arranged in the VCDBMS 200.例文帳に追加

ＶＣＤＢＭＳ２００内には、テストシナリオ，目的別機能検証モデル，システム検証モデルなどの生成を行なう機能検証支援手段５００や、ＶＣインターフェース合成手段７００などが配設されている。 - 特許庁

This semiconductor memory device is provided with a first non-volatile memory 14 having a first external interface and capable of recording one bit data in one memory cell; a second non-volatile memory 12 having a test terminal interface and capable of recording a plurality of data in one memory cell; and a control means 13 having a second external interface and for controlling a physical status inside the second non-volatile memory.例文帳に追加

半導体記憶装置は、第１外部インターフェイスを有し１つのメモリセルに１ビットのデータを記録することが可能な第１不揮発性メモリ１４と、テスト端子インターフェイスを有し１つのメモリセルに複数のデータを記録することが可能な第２不揮発性メモリ１２と、第２外部インターフェイスを有し前記第２不揮発性メモリ内部の物理状態を制御するように構成された制御手段１３とを具備する。 - 特許庁

To enable turn back at the subscriber side end of an ATM terminating apparatus by using a loop detection cell as a separation test as the responsibility division point of interface to the ATM subscriber side.例文帳に追加

本発明の課題は、ＡＴＭ加入者側とのインターフェースの責任分解点としての切り分け試験として、ループ検出用セルを用いることにより、ＡＴＭ終端装置の加入者側末端での折り返しを可能にすることである。 - 特許庁

To provide a digital data arithmetic unit that enables minimum testing terminals and a test on a peripheral circuit as an external interface with the same normal signal transmission path and timing by a simple structure.例文帳に追加

テスト用に設ける端子を最小限にするとともに、簡単な構成で外部とのインターフェイスを司る周辺回路のテストを通常時と同じ信号伝達経路及びタイミングで行うことができるデジタルデータ演算装置を提供する。 - 特許庁

In the ADSL system, an in-station device 10 is provided with two SELs 13-i and 14-i, separately for each internal ADSL circuit, and a circuit test interface 15 for leading in the ADSL circuits from these selectors.例文帳に追加

ＡＤＳＬシステムにおいて局内装置１０が、内部のＡＤＳＬ回線で回線毎に二つのＳＥＬ１３−ｉ，１４−ｉとこれらセレクタからＡＤＳＬ回線を引き込む回線試験インタフェース１５とを設けている。 - 特許庁

In addition, test signals are generated responding to connection of the devices with the device interface, and then transmitted on the bus.例文帳に追加

いくつかの実施形態では、デバイスをデバイス・インターフェースと結合させるのに応答してテスト信号を生成し、バス上に当該テスト信号を送信し、デバイス・インターフェースでのバス信号が予想されたバス信号と異なる時にエラー信号を生成する。 - 特許庁