「logic variable」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To construct a handshake sequencing circuit on an array of variable logic cells.例文帳に追加

可変論理セルのアレイ上にハンドシェーク逐次化回路を構成する。 - 特許庁

In the variable delay circuit, N stages of selectors are connected in series using N pieces of variable logic circuits.例文帳に追加

可変遅延回路において、Ｎ個の可変論理回路を用いてＮ段のセレクタが直列接続される。 - 特許庁

In this file managing method, a variable length logic record including variable length data constituting a record included in an original file is converted to a variable length internal field.例文帳に追加

元ファイルに含まれるレコードを構成する可変長データを含む可変長論理レコードを、可変長内部フィールドに変換する。 - 特許庁

To provide a semiconductor device capable of dealing with a memory circuit for attaining a variable logic function, as a circuit equivalent to a logic circuit, and capable of providing the variable logic function with a small chip occupation area.例文帳に追加

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、小さなチップ占有面積で可変論理機能を実現可能な半導体とする。 - 特許庁

A multiplexer in the variable delay circuit is configured with a NMOS dynamic logic circuit.例文帳に追加

可変遅延回路内のマルチプレクサをＮＭＯＳダイナミック論理回路で構成する。 - 特許庁

4-dimensional gate with variable logic connections enables data sorting and scaling 例文帳に追加

可変論理接続を持つ４次元ゲートはデータのソーティングとスケーリングを可能にする - コンピューター用語辞典

The arithmetic core 65 serves a function as a logic variable arithmetic element.例文帳に追加

演算コア６５は、論理を変更可能な演算エレメントとしての機能を果たす。 - 特許庁

A CPU 10 accesses an internal ROM 50 via the fixed bus control part 34, and reads variable bus control logic information, to be mapped in a programmable variable bus control logic part 35.例文帳に追加

ＣＰＵ１０は、固定バス制御部３４を介して内部ＲＯＭ５０にアクセスし、可変バス制御論理情報を読み出して、プログラム可能な可変バス制御論理部３５にマッピングする。 - 特許庁

To shorten behavioral time and reduce a logic circuit size for the logic circuit in which behavioral description defined by an array variable is synthesized with a high-level.例文帳に追加

配列変数で定義された動作記述を高位合成された論理回路の動作時間の短縮化と回路規模の縮減を目的とする。 - 特許庁

To easily determine the initial value of a logic circuit constituted on a variable part 3A of a PCA.例文帳に追加

ＰＣＡの可変部３Ａ上に構成された論理回路の初期値を容易に決定すること。 - 特許庁

The state of the programmable logic section 20 is stored in a variable storage section before the revision of the circuit configuration of the programmable logic section 20 and the initial state of the programmable logic section 20 after the revision of the circuit configuration of the programmable logic section 20 is set, based on the stored value.例文帳に追加

プログラマブルロジック部２０の回路構成変更前にこの回路の状態を変数格納部に記憶しておき、その記憶値でプログラマブルロジック部２０の回路構成変更後の回路の初期状態を設定する。 - 特許庁

When the input data signal is at a high logic level, the variable resistor is switched to be a low resistance.例文帳に追加

入力データ信号が高電圧論理状態では、可変抵抗器は低抵抗値に切り替わる。 - 特許庁

To provide a variable length coding/decoding processor that uses a conventional numerical logic arithmetic section and a conventional register group to conduct variable length coding and decoding processing.例文帳に追加

汎用的な数値論理演算部及びレジスタ群を用いて、可変長符号復号処理を行う可変長符号復号プロセッサを提供する。 - 特許庁

To provide a tamper-resistant semiconductor device comprising a storage circuit that provides a variable logic function.例文帳に追加

耐タンパ性を有する、可変論理機能を実現するための記憶回路を有する半導体装置を提供する。 - 特許庁

A variable delay circuit is formed by a plurality of silicon-on-insulator (SOI) logic gates.例文帳に追加

発明の一態様は、複数のシリコンオンインシュレータ（ＳＯＩ）論理ゲートによって形成された回路から構成される。 - 特許庁

In this case, a guidance logic 8 judges the control state of 'under control', 'under standby', 'under holding' and 'manual operation', etc., from automatic/manual mode signals for control, a set variable(SV), a process variable (PV), a manipulated variable(MV) and the other logic signals and displays the judged result at a guidance display part 23.例文帳に追加

この場合、ガイダンスロジック８は制御が自動／手動モード信号、設定量（ＳＶ）、プロセス量（ＰＶ）、操作量（ＭＶ）およびその他のロジック信号から「制御中」「待機中」「保持中」「手動」等の制御状態を判定し、その判定結果をガイダンス表示部２３に表示する。 - 特許庁

The apparatus also includes a sub-carrier detection logic, coupled to the variable threshold logic, and configured to detect the sub-carrier signal by checking both spatial and temporal characteristics of the sub-carrier detection logic.例文帳に追加

この装置は、前記可変スレッショルドロジックに結合され、前記副搬送波検出ロジックの空間および時間特性の両方をチェックすることによって前記副搬送波信号を検出するよう構成された副搬送波検出ロジックも含む。 - 特許庁

The CPU 10 accesses an external memory connected to an external bus 62 via the variable bus control logic part 35.例文帳に追加

そして、ＣＰＵ１０は、可変バス制御論理部３５を介して外部バス６２と接続された外部メモリに対してアクセスする。 - 特許庁

Logic producer information, variable names for use in control, etc. can be referred to by users and producers when necessary.例文帳に追加

ロジックの製作者情報や制御に用いる変数名等を、必要に応じて利用者や製作者に参照可能とする。 - 特許庁

A data storage part 13 stores transaction data (contract data) including class ID (logic key) and data contents ID (variable).例文帳に追加

データ記録部１３は、種類ＩＤ（論理キー）とデータ内容ＩＤ（変数）を含むトランザクションデータ（契約データ）を記録する。 - 特許庁

A semiconductor device is provided with a variable delay circuit 10 which delays output data of the logic circuit 5 between the logic circuit 5 and an output latch circuit 2 and equipped with a control circuit 6 which controls a delay quantity of the variable delay circuit 109 based upon an observed operation environment.例文帳に追加

論理回路５と出力ラッチ回路２の間に、論理回路５の出力データを遅延する可変遅延回路１０を設け、この可変遅延回路１０の遅延量を観測された動作環境に基づき制御する制御回路６を備える。 - 特許庁

To increase a speed at a low voltage operation in a semiconductor device on which a non-volatile memory unit and a variable logic unit are mounted.例文帳に追加

不揮発性メモリユニットと可変論理ユニットを搭載する半導体装置において低電圧動作での高速化を実現する。 - 特許庁

When a current leakage is generated in a circuit in an post- stage (INV2), since the leakage current is caused to flow via the variable resistance, logic defects due to voltage drop are generated in the variable resistor.例文帳に追加

後段回路（ＩＮＶ２）で電流リークが生じている場合、そのリーク電流が上記可変抵抗手段を介して流れるため、そこでの電圧降下により論理不良を生ずる。 - 特許庁

To partially reduce a load in function setting with respect to variable logic by allowing a storage circuit for attaining a variable logical function to be treated as a circuit equivalent to a logical circuit.例文帳に追加

可変論理機能を実現するための記憶回路を論理回路と等価な回路として扱うことができ、可変論理に対する機能設定の負担を部分的に軽減する。 - 特許庁

The variable delay circuit 109 (110) is provided with a multi- input logic gate circuit 119 (121) each having three input terminals or more respectively.例文帳に追加

可変遅延回路１０９，１１０は３つ以上の入力端子を有する多入力論理ゲート回路１１９，１２１を備える。 - 特許庁

Digital divider circuits and digital logic circuits are used to produce phase shifted variable pulse width control signals for the stages.例文帳に追加

ディジタル分周回路及びディジタル・ロジック回路は、ステージに対し、位相シフトされた可変パルス幅制御信号を生成するために用いられる。 - 特許庁

Furthermore, it mounts a variable logic circuit 120 (FPGA) capable of composing desired logics so as to construct analog test circuits in the FPGA 120.例文帳に追加

さらに、任意の論理を構成可能なＦＰＧＡ（１２０）を搭載して、このＦＰＧＡ内にアナログテスト回路を構築するようにした。 - 特許庁

The data slicer 40 counts the binarized data according to the lengths of the respective logic levels of the binarized data in a variable Up count unit and a Down count unit.例文帳に追加

データスライサ４０は、可変なＵｐカウント単位、Ｄｏｗｎカウント単位で２値化データの各論理レベルの長さに応じてカウントする。 - 特許庁

An output control circuit 27 acquires detected temperature data of variable logic elements 20, 21 by temperature detector units 10, 11, and sets the logic elements 20, 21 to high output impedance states, when excessively large currents flow in the logic elements 20, 21 to excessively raise their temperatures.例文帳に追加

出力制御回路２７は、温度検出ユニット１０、１１が検出した可変論理素子２０、２１の温度データを取得し、可変論理素子２０、２１に過大な電流が流れて、その温度が過剰に上昇した場合、その可変論理素子２０、２１の出力を、ハイインピーダンス状態にする。 - 特許庁

The semiconductor device has a non-volatile memory unit (8) having a rewritable non-volatile memory cell, and a variable logic unit (3) of which the logic function can be decided in accordance with logical configuration definition data loaded into a plurality of memory cells.例文帳に追加

書換え可能な不揮発性メモリセルを有する不揮発性メモリユニット（８）と、複数の記憶セルにロードされる論理構成定義データに従って論理機能が決定される可変論理ユニット（３）とを有する。 - 特許庁

A second variable logic delay means 16 operates on a normal power source, delays the output of the data holding means 13 with a delay time which is variably set, and restores it to the input of the data holding means 13 with its logic inverted.例文帳に追加

第２の可変論理遅延手段１６は、通常電源で動作し、データ保持手段１３の出力を、可変に設定される遅延時間で遅延し、かつ、論理を反転させて、データ保持手段１３の入力に戻す。 - 特許庁

A variable logic element 103 of the integrated device 100 executes hardware processing based on a hardware code generated by the generating means 1.例文帳に追加

組み込み装置１００の可変論理素子１０３は、生成手段１によって生成されたハードウェアコードに基づくハードウェア処理を実行する。 - 特許庁

To efficiently perform a logic check without executing useless processing concerning a conditional expression including comparative operation with a multibit variable as an object.例文帳に追加

多ビット変数を対象とした比較演算を含む条件式に対して、無駄な処理を行うことなく効率よく論理チェックを行うこと。 - 特許庁

To provide a variable delay circuit that can conduct a function test of a selector even when a delay by a logic gate is small without increasing number of components of the circuit.例文帳に追加

使用素子数を増大させることなく、論理ゲートの遅延が小さい場合でもセレクタの機能試験が行えるようにした可変遅延回路を提供する。 - 特許庁

A program element (PE) which sets an internal state of the programmable logic device comprises variable magneto-resistance elements (TMR0, TMR1) and inverter latches (IV0, IV1).例文帳に追加

プログラマブル・ロジック装置の内部状態を設定するプログラム素子（ＰＥ）を、可変磁気抵抗素子（ＴＭＲ０，ＴＭＲ１）とインバータラッチ（ＩＶ０，ＩＶ１）とで構成する。 - 特許庁

A sense amplifier 7A compares a potential of a bit line BL to which a variable cell resistance Rcell is connected, with a reference potential VREF to read a logic of information.例文帳に追加

センスアンプ７Ａは、前記可変セル抵抗Ｒｃｅｌｌが接続されたビット線ＢＬの電位を参照電位ＶＲＥＦと比較し、情報の論理を読み出す。 - 特許庁

A first variable logic delay means 14 operates on a stabilized power source, delays the output of the data holding means 13 with a delay time which is variably set, and restores it to the input of the data holding means 13 with its logic inverted.例文帳に追加

第１の可変論理遅延手段１４は、安定化電源で動作し、データ保持手段１３の出力を、可変に設定される遅延時間で遅延し、かつ、論理を反転させて、データ保持手段１３の入力に戻す。 - 特許庁

To provide a semiconductor device having a reconfigurable function in which a variable logic section realizing a function is implemented with a small area on an LSI, both a selector function and a memory function are provided, and the logic can be reconfigured at a high speed.例文帳に追加

関数を実現する可変論理部をＬＳＩ上において小面積で実現し、かつセレクタ機能とメモリ機能を併せ持ち、高速に論理を再構成可能な関数機能再構成可能半導体装置を提供する。 - 特許庁

This clock jitter suppression circuit is installed such that variable resistance circuits are inserted between a power supply for the clock signal generation circuit and a power supply for the logic circuit, and between a ground for the clock signal generation circuit and a ground for the logic circuit.例文帳に追加

クロック信号発生回路用の電源とロジック回路用の電源との間、およびクロック信号発生回路用のグランドとロジック回路用のグランドとの間に可変抵抗回路を挿入したクロックジッタ抑圧回路を設置する。 - 特許庁

In this file managing method, the logic record of a variable length constituting a record included in an original file is converted to the internal field of a variable length in one-to-one correspondence so that the break of the field can be matched with the boundary of words.例文帳に追加

元ファイルに含まれるレコードを構成する可変長の論理レコードを、内部フィールドに１対１にかつフィールドの区切りをワード境界に合致させるように可変長の内部フィールドに１対１に変換する。 - 特許庁

The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees.例文帳に追加

本発明による方法は、パストランジスタ論理回路を構成する方法であって、ＣＭＯＳ論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ１以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。 - 特許庁

The signal lines 12-1 to 12-n, 22-1 to 22-n, 32-1 to 32-n connected to respective terminals 44-1 to 44-n of the terminal group 44 of the variable wiring element 40 can be used for any variable logic elements 10, 20, 30.例文帳に追加

可変配線素子４０の端子群４４の各端子４４−１〜４４−ｎに接続される信号線１２−１〜１２−ｎ、２２−１〜２２−ｎ、３２−１〜３２−ｎについては、どの可変論理素子１０、２０、３０でも使用できる。 - 特許庁

A control section 20 sets the delay time of the variable logic delay means 14, 16 to be the maximum delay time allowing the data holding means 13 to output the expected data.例文帳に追加

制御部２０は、可変論理遅延手段１４、１６の遅延時間を、データ保持手段１３が期待したデータを出力する最大の遅延時間に設定する。 - 特許庁

Function setting to a first variable logic device can be executed by software, and evaluation of the system can be executed before a hardware system such as the actual machine is roughly completed.例文帳に追加

第１可変論理デバイスに対する機能設定はソフトウェア的に行なうことができ、実機のようなハードウェアシステムが一応完成する前にシステムの評価を可能にできる。 - 特許庁

Each of the pipeline units is limited to one memory access, and the end point within the pipeline logic unit chain is variable to deal with prefixes having different lengths.例文帳に追加

各パイプライン論理ユニットは１つのメモリアクセスへ制限され、且つパイプライン論理ユニットチェーン内の終了点は異なる長さのプレフィックスを取扱うべく可変である。 - 特許庁