「low byte」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The D/A converter 40 applies D/A conversion to high-order byte (in 8 bits) and low-order byte (in 8 bits) to provide outputs of analog signals from terminals DA1, DA0.例文帳に追加

Ｄ／Ａコンバータ４０は、８ビットの上位バイトと下位バイトＤ／Ａ変換して端子ＤＡ１とＤＡ０からアナログ信号を出力する。 - 特許庁

The low byte of argc indicates the number of positional parameters, the high byte the number of keyword parameters.On the stack, the opcode finds the keyword parameters first.例文帳に追加

argcの低位バイトは位置パラメータを示し、高位バイトはキーワードパラメータの数を示します。 オペコードは最初にキーワードパラメータをスタック上に見つけます。 - Python

Then, this count data is divided into two pieces of divided data consisting of a high- order byte and a low-order byte, and two storage areas of 1-byte (8 bits) constitution are provided in a serial EEPROM (storage element).例文帳に追加

そして、このカウントデータを上位バイトと下位バイトとの２つの分割データに分割するとともに、シリアルＥＥＰＲＯＭ（記憶素子）に１バイト（８ビット）構成の記憶領域を２個設けている。 - 特許庁

In the process, each attribute data item is converted into a low order byte for a color and then embedded for transmission in a low order byte for an SVG color designation "stroke" of a straight line or the like representing a corresponding pipe.例文帳に追加

このとき、それぞれの属性データを各色の下位バイトに変換して、対応する管を表す直線等のＳＶＧの色指定（ｓｔｒｏｋｅ）の下位バイトに埋め込み送出する。 - 特許庁

The voltage conversion/ superimposing circuit 42 converts the magnitude of the analog signal of the low-order byte into 1/16 and superimposes the converted analog signal onto the analog signal of the high-order byte.例文帳に追加

電圧変換・重畳回路４２は、下位バイトのアナログ信号を１６分の１に変換して上位バイトのアナログ信号に重畳する。 - 特許庁

A parity arithmetic means 3 assumes the byte data as the heads of fixed-length short cells in the arrival order and performs parity operation using the low-order 7 bits of the byte data.例文帳に追加

パリティ演算手段３は、バイトデータを到着順に固定長ショートセルの先頭と仮定してバイトデータの下位７ビットを用いたパリティチェック演算を行う。 - 特許庁

Next, the main CPU 31a selects high-byte data from a first bit table and selects a low-byte data from a second bit table based on the symbol numbers.例文帳に追加

次に、メインＣＰＵ３１ａは、図柄番号に基づき、上位バイトデータを第１ビットテーブルから選択し、下位バイトデータを第２ビットテーブルから選択する。 - 特許庁

In the controller for controlling the automatic transmission, 8 bit data which are all zero are added to low order of the received one byte data Tpo (S11) to convert into two byte data Tph, weighted mean of the two byte data Tph is obtained to obtain a weighted mean value Tps of two byte (S13).例文帳に追加

前記自動変速機制御用コントローラでは、受信した１バイトデータＴｐｏ（Ｓ１１）の下位に全て０の８ビットデータを付加することで、２バイトデータＴｐｈに変換し（Ｓ１２）、該２バイトデータＴｐｈを加重平均して、２バイトの加重平均値Ｔｐｓを求める（Ｓ１３）。 - 特許庁

In the slot machine, the data of the presence/absence of bonus winning are stored in the high-order byte of a winning flag storage register and the data of the presence/absence of small role (replay) winning are stored in the low-order byte.例文帳に追加

入賞フラグ格納レジスタの上位バイトにボーナス入賞の有無のデータが格納され、下位バイトに小役（リプレイ）入賞の有無のデータが格納される。 - 特許庁

If it was a number, then the low-order byte of this number is converted into a string and pushed onto the stack. 例文帳に追加

aスタック先頭の値を取り出し、それが数字なら、その低位バイトを文字列に変換し、スタックに積みます。 - JM

The low byte of flags contains the number of the "termination signal" sent to the parent when the child dies. 例文帳に追加

flagsの下位 1 バイトは子プロセスが死んだ場合に親プロセスへと送られる"終了シグナル (termination signal)"の番号を指定する。 - JM

When a ball enters a first start pocket, a high-order byte CU and a low-order byte CL of a count value are acquired to update the high-order bite RU1 and low-order byte RL1 of numerical data which is a random number value, by a latching flip-flop 204A and random number value registers 205A, 205B.例文帳に追加

第１始動入賞口での始動入賞時には、ラッチ用フリップフロップ２０４Ａ、乱数値レジスタ２０５Ａ、２０５Ｂにより、乱数値となる数値データの上位バイトＲＵ１及び下位バイトＲＬ１を更新するように、カウント値の上位バイトＣＵ及び下位バイトＣＬを取得する。 - 特許庁

The game machine samples the value of a refresh register 111R updated at every command fetch as a random number for processing and adds to a high-order byte and a low-order byte of a general-purpose register 111R, respectively.例文帳に追加

また、命令フェッチ毎に更新されるリフレッシュレジスタ１１１Ｒの値を加工用の乱数として抽出し、汎用レジスタ１１１Ｒの上位バイトと下位バイトとにそれぞれ加算する。 - 特許庁

Wait for completion of a child process, and return a tuple containing its pid and exit status indication: a 16-bit number, whose low byte is the signal number that killed the process, and whose high byte is the exit status (if the signal number is zero); the high bit of the low byte is set if a core file was produced.Availability: Unix.例文帳に追加

子プロセスの実行完了を待機し、子プロセスの pid と終了コードインジケータ-- 16 ビットの数で、下位バイトがプロセスを kill したシグナル番号、上位バイトが終了ステータス (シグナル番号がゼロの場合) -- の入ったタプルを返します; コアダンプファイルが生成された場合、下位バイトの最上桁ビットが立てられます。 利用できる環境: Unix。 - Python

The color of the displayed pipe or the like is less susceptible to the value of the low order byte, and creates no visually odd color.例文帳に追加

なお、表示される管等の色は、下位バイトの値にはそれほど影響されず、目で見て不揃いな色とはならない。 - 特許庁

Further, the main CPU 31a OR-processes bits in specific areas in the high byte data and in the low byte data, and OR-processes the bits in the remaining areas to generate symbol display data.例文帳に追加

さらに、メインＣＰＵ３１ａは、上位バイトデータと下位バイトデータとで、特定領域のビット同士をオア処理するとともに、残りの領域のビット同士をオア処理し、図柄表示データを生成する。 - 特許庁

The stepping of the counter for generating the random 6 is performed in the remaining time of the interruption processing of 2 ms, and when the next interruption is performed after updating a low order byte and before updating a high order byte, the value of the counter is changed to a non-successive value.例文帳に追加

ランダム６を生成するカウンタの歩進は２ｍｓの割込処理の余り時間で行われ、下位バイト更新後上位バイト更新前に次の割り込みがかかると、カウンタの値は連続しない値に変わる。 - 特許庁

The fetched data of low-order 4 bits are synthesized every two data (S8), made to be the data of 1 byte and are written in a transmitter's number memory (S9).例文帳に追加

取り出された下位４ビットのデータは２データごとに合成され（Ｓ８）、１バイトのデータとされて発信者番号メモリへ書き込まれる（Ｓ９）。 - 特許庁

Jackpot determining processing uses the low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータを特別図柄判定用乱数値として、大当たり判定処理に用いる。 - 特許庁

To obtain a demultiplexer circuit with byte synchronizing function to compensate bit deviation of an output parallelizing signal of a demultiplexer part with small scale and low power consumption.例文帳に追加

デマルチプレクサ部の出力並列化信号のビットずれを小規模で低消費電力で補正するバイト同期機能付きデマルチプレクサ回路を提供する。 - 特許庁

The embedment in the low order byte of a value for color designation does not increase total transmission bytes even for equipment data including attribute data.例文帳に追加

色指定を行うための値の下位バイトに埋め込んでいるので、属性データを含んだ設備データでも全体的な送信バイト数は増加することはない。 - 特許庁

After being updated in an internal register (S41-S44), the value of the initial value counter is saved in the initial value counter in the order from a low byte to an upper byte (S45 and S46) so that the value of the initial value counter after the update is eliminated from becoming a value outside the original update range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

Since the value of the initial value counter is updated by an internal register (S41 to S44) and then saved in the initial value counter in the order of low order byte and high order byte (S45, S46), the value of the updated initial value counter is not a value out of the original update range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

After being updated in an internal register (S41-S44), the value of the initial value counter is saved into the initial value counter in the order from a low byte to an upper byte (S45 and S46) so that the value of the initial value counter after the update does not go beyond the original update range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

Plural-byte data are correctively received to the latch circuit, and the configuration data are output from the latch circuit to the FPGA by byte, thereby allowing the use of a low-cost memory having a long access time such as the flash ROM.例文帳に追加

また、複数バイトのデータを一括してラッチ回路に取り込み、このラッチ回路からバイト単位でＦＰＧＡにコンフィギュレーションデータを出力するようにしたので、フラッシュＲＯＭのようなアクセス時間が長くかつ安価なメモリを使用することができる。 - 特許庁

Also, since the value of the initial value counter is updated in an internal register (S41-S44) and then saved to the initial value counter in the order of a low-order byte and a high-order byte (S45, S46), the value of the initial value counter after the updating does not become a value out of an original updating range.例文帳に追加

なお、初期値カウンタの値は内部レジスタで更新された後に（Ｓ４１〜Ｓ４４）、下位バイト上位バイトの順に初期値カウンタへセイブされるので（Ｓ４５，Ｓ４６）、更新後の初期値カウンタの値が本来の更新範囲外の値となることはない。 - 特許庁

In the exclusive purpose storage area, an address is formed of two or more bytes, and a carry storage area including a carry from a low order byte of the address to a high order byte is set as an area for storing data in an accessible form according to the value of a counter or a predetermined array list.例文帳に追加

また、専用記憶領域はアドレスを複数バイトで構成し、アドレスの下位バイトから上位バイトへの桁上がりを含む桁上がり格納領域を、カウンタもしくは所定の配列リストの値に応じてアクセス可能な形式でデータを記憶する領域とする。 - 特許庁

To provide a virtual machine, which can be applied even to equipment provided with a low-speed processor and a little memory, and a byte code program generator with that virtual machine as an object.例文帳に追加

低速のプロセッサと少量のメモリを装置した機器にも適用できる仮想マシン及び当該仮想マシンを対象とするバイトコードプログラム生成装置を提供する。 - 特許庁

An address controller 41 controls read and write addresses for a buffer memory 42 in accordance with a control signal so as to equally include an upper order byte being a code word including only a symbol with a low error rate, and a lower order byte being a code word including only a symbol with a high error rate.例文帳に追加

アドレスコントローラ４１は、制御信号に基づいて、バッファメモリ４２に対する読み出しアドレス又は書き込みアドレスを制御し、誤り率の低いシンボルのみを含む符号語である上位バイトと、誤り率の高いシンボルのみを含む符号語である下位バイトとが均等に含まれるようにする。 - 特許庁

When neither of the high-order byte and low-order byte of the winning flag storage register is 0 (S902, S903), since it means that a display result to be the winning for both of a bonus and a small role is derived to a variable display device, control to RAM abnormality error processing is performed.例文帳に追加

入賞フラグ格納レジスタの上位バイトと下位バイトの両方ともが０になっていないときには、可変表示装置にボーナスと小役の両方に入賞となる表示結果が導出されてしまっていることになるので、ＲＡＭ異常エラー処理に制御する。 - 特許庁

Jackpot determining processing uses low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol, and variation pattern selecting processing uses high-order byte 8-bit data of the latched 16-bit data, as a random number value for variation pattern.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータを特別図柄判定用乱数値として、大当たり判定処理に用いて、ラッチされた１６ビットのデータのうち上位バイトの８ビットのデータを変動パターン用乱数値として、変動パターン選択処理に用いる。 - 特許庁

If the CPU makes a write signal low active, the data of one byte that have been modified by the data signal outputted from the CPU by specified bits are written in the RAM 1.例文帳に追加

ＣＰＵが書き込み信号をローアクテイブにすると、指定するビットだけＣＰＵから出力されたデータ信号によって変更された１バイトのデータがＲＡＭ１に書き込まれる。 - 特許庁

Jackpot determining processing uses data processed by subtracting 1 from low-order byte 8-bit data of the latched 16-bit data, as a random number value for determining a special symbol.例文帳に追加

ラッチされた１６ビットのデータのうち下位バイトの８ビットのデータから１を減算して加工処理したデータを特別図柄判定用乱数値として、大当たり判定処理に用いる。 - 特許庁

Depending on excess and deficiency of the low order group signals for the amount of data which can be stored in a memory for temporarily storing the low order group signals occurring due to speed difference between the low order group signals and the error correction frame, predetermined dummy data or the data of low order group signals is stored in a phase difference absorption byte provided in the error correction frame.例文帳に追加

その際、低次群信号と誤り訂正用フレームとの速度差によって生じる、低次群信号が一時的に格納されるメモリに蓄積可能なデータ量に対する低次群信号の過不足に応じて、誤り訂正用フレーム内に設けた位相差吸収用バイトに所定のダミーデータまたは低次群信号のデータを格納する。 - 特許庁

An application is preliminarily executed in a preload executable module to convert a method whose use frequency is high into a platform dependent compiled code, and to convert a method whose use frequency is low into a platform independent byte code for generating preload class where the platform dependent compiled code coexists with the platform independent byte code.例文帳に追加

プレロード実行可能モジュールにおいて予めアプリケーションを実行させることにより、使用頻度の高いメソッドをプラットフォーム依存なコンパイル済みコードとし、使用頻度の低いメソッドをプラットフォーム非依存なバイトコードとすることで、プラットフォーム依存なコンパイル済みコードとプラットフォーム非依存なバイトコードを混在させたプレロードクラスを生成する。 - 特許庁

In the game machine, a random number generation circuit 115 is composed of a 2-byte low-order counter 115b and high-order counter 115c updating a value in accordance with a pulse signal generated by a pulse generation circuit 115a.例文帳に追加

乱数発生回路１１５は、パルス発生回路１１５ａが発生したパルス信号に従って値を更新する合計で２バイトの下位カウンタ１１５ｂ及び上位カウンタ１１５ｃから構成されている。 - 特許庁

A data transfer circuit 24 inputs the control signal and makes the double clock effective for each of the high and low levels of the reference signal to transfer data, a byte enable signal, and a data parity signal through the PCI bus 10 in response to the double clock.例文帳に追加

データ転送回路２４は、制御信号を入力し、高速ＰＣＩ転送許可フラグ２２がセットされていると、基準信号のレベルの高低毎に２逓倍クロックを有効化し、ＰＣＩバス１０上に、データ，バイトイネーブルおよびデータパリティを２逓倍クロックに応答して転送する。 - 特許庁

An error correction frame including a payload storing the data of low order group signals, a redundant byte storing a redundant code for correcting data error generated in the transmission line, and an overhead storing predetermined control information is generated for every a plurality of low order group signals using a common clock and then they are subjected to time sharing multiplexing.例文帳に追加

低次群信号のデータが格納されたペイロード、伝送路中で発生したデータ誤りを訂正するための誤り訂正用の冗長符号が格納された冗長バイト、及び所定の制御情報が格納されたオーバーヘッドを備えた誤り訂正用フレームを、共通のクロックを用いて複数の低次群信号毎にそれぞれ生成し、それらを時分割多重する。 - 特許庁