「memory address buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Then, the address A is converted into address information B indicating an area in a waiting system buffer memory 32 in the address conversion memory 42, and outputted to a post-conversion main memory address bus 142, and this address information B is supplied through an address switcher 92 to a waiting system buffer memory 32.例文帳に追加

そして、アドレス変換メモリ４２では、待機系バッファメモリ３２内の領域を指すアドレス情報Ｂに変換して変換後主メモリアドレスバス１４２に出力し、アドレス切換器９２を経由して待機系バッファメモリ３２にこのアドレス情報Ｂが供給される。 - 特許庁

At the same time, the address A of the operating system CPU 11 is transmitted from a buffer 61 through a post- relay buffer memory address bus 122 and a buffer 71 and a tracking transmission path 200, and inputted from a buffer 72 to an address conversion memory 42.例文帳に追加

同時に、稼働系ＣＰＵ１１のアドレスＡは、バッファ６１から中継後バッファメモリアドレスバス１２２、バッファ７１、トラッキング伝送路２００を介してバッファ７２からアドレス変換メモリ４２に入力される。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

To generate an address in two-dimensional ring buffer structure on a memory space.例文帳に追加

メモリ空間上の二次元のリングバッファ構造におけるアドレスを生成する。 - 特許庁

The data stored in the memory 3 are firstly read based on the address for memory written in the address buffer 10, and stored in the data buffer 12.例文帳に追加

そして、アドレスバッファ１０に書き込まれたメモリ用アドレスに基づいてメモリ３に記憶されているデータが先読みされ、データバッファ１２に記憶される。 - 特許庁

The memory address buffer element may be accessed in order to reduce power consumption in accessing a cache memory.例文帳に追加

メモリアドレスバッファ要素はキャッシュメモリにアクセスする際の電力消費を減らすためにアクセスされる。 - 特許庁

A read control memory 4 stores addresses of the switch buffer 1 or the message memory 2 and a transmission instruction flag, denoting whether the address is an address of the switch buffer 1 or the address of the message memory 2 for each channel.例文帳に追加

リードコントロールメモリ４には、各チャネル毎に、スイッチバッファ１又はメッセージメモリ２のアドレスと、このアドレスがスイッチバッファ１のアドレスかメッセージメモリ２のアドレスかを示す送出指示フラグが記憶される。 - 特許庁

A column address buffer 18 generates a column address Yj for a memory cell array 22 according to a column address control signal ϕ3.例文帳に追加

列アドレスバッファ１８は列アドレス制御信号φ３に従ってメモリセルアレイ２２に対する列アドレスＹｊを生成する。 - 特許庁

Return a tuple (address, length) giving the current memory address and the length in elements of the buffer used to holdarray's contents.例文帳に追加

アレイの内容を記憶するために使っているバッファの、現在のメモリアドレスと要素数の入ったタプル(address, length) を返します。 - Python

A node address correspondence means 1a-6, when a memory address is input, outputs a node address corresponding to a data buffer 1a-3-2a-n including the memory address.例文帳に追加

ノード番地対応手段１ａ−６は、メモリ番地を入力されると、該メモリ番地を含むデータバッファ１ａ−３−２ａ〜ｎと対応づけられたノード番地を出力する。 - 特許庁

The buffer preferably has a bit length longer than an address boundary in an address of a memory or a register.例文帳に追加

バッファは、メモリまたはレジスタのアドレス中のアドレス境界よりも長いビット長を有することが好ましい。 - 特許庁

To provide a memory controlling an address buffer by utilizing a programmable delay circuit.例文帳に追加

プログラマブル遅延回路を利用してアドレス・バッファを制御するメモリを提供する。 - 特許庁

A buffer 6 (or buffer 7) for arrangement having a register which holds data for one address of a data memory 4 (or data memory 5) is interposed between the data memory 4 (or data memory 5) and a data path part 3.例文帳に追加

データメモリ４（または５）とデータパス部３の間に、データメモリ４（または５）の１アドレス分のデータを保持するレジスタを有する整置用バッファ６（または７）が介在する。 - 特許庁

The buffer memory further stores a defective address of the main memory, and the first data conversion part stores defect information in an address of the first table corresponding to the defective address.例文帳に追加

さらに、バッファメモリは、メインメモリの欠陥アドレスを格納し、第１データ変換部は、欠陥アドレスに対応する第１テーブルのアドレスに欠陥情報を格納する。 - 特許庁

Thus, the address outputted to the memory controller 200 and the address outputted from the memory controller 200 to the buffer memory 400 are monitored so that it is possible to detect the error of the address in the memory interface bus without incorporating any address in the data stored in the buffer memory 400.例文帳に追加

このように、メモリコントローラ２００に出力されるアドレスと、メモリコントローラ２００からバッファメモリ４００に出力されるアドレスとを監視することにより、バッファメモリ４００に格納されるデータ中にアドレスを組み込まなくても、メモリインタフェースバスでのアドレスのエラーを検出できる。 - 特許庁

Next, the address for a memory is written in an address buffer 10 based on the address write command given from the CPU 4.例文帳に追加

次に、ＣＰＵ４から供給されたアドレス書き込み命令に基づいてアドレスバッファ１０にメモリ用アドレスが書き込まれる。 - 特許庁

In addition, the flash memory device further includes control means for mapping an address of the flash memory from a host so as to divide structure of the buffer memory into the main region and the spare region and for controlling the flash memory and the buffer memory so as to store data of the buffer memory into the flash memory or so as to store data of the flash memory into the buffer memory.例文帳に追加

また、フラッシュメモリ装置は、バッファメモリの構造がメイン領域とスペア領域とに分離されるように、ホストから印加されたアドレスをマッピングし、そしてバッファメモリのデータがフラッシュメモリに貯蔵されるように又はフラッシュメモリのデータがバッファメモリに貯蔵されるようにフラッシュメモリとバッファメモリとを制御する手段を含む。 - 特許庁

To detect the error of the address of a memory interface bus without deteriorating the use efficiency of a buffer memory.例文帳に追加

バッファメモリの使用効率を低下させることなく、メモリインタフェースバスでのアドレスのエラーを検出する。 - 特許庁

A writing address generating section 101 generates the writing address of the image data after segmenting for a buffer of a memory.例文帳に追加

書き込みアドレス生成部１０１はメモリのバッファに対し切り出し後の画像データの書き込みアドレスを生成する。 - 特許庁

Address data are inputted to an address register 13 through a pad 11 and an input buffer 12 and used to read and write a memory core 22.例文帳に追加

アドレスデータはパッド、入力バッファを通してアドレスレジスタに取り込まれ、メモリコアのリード、ライト動作に使用される。 - 特許庁

This address translating device includes a translation looaside buffer for translating a virtual address into a physical address in a variable page size memory having N-possible page sizes.例文帳に追加

Ｎ通りのページサイズを有する可変ページサイズメモリにおいて仮想アドレスを物理アドレスに変換するための変換索引バッファを含む。 - 特許庁

A plurality of entries associated with a plurality of data segments may be stored in the memory address buffer element.例文帳に追加

複数のデータセグメントに関連する複数のエントリはメモリアドレスバッファ要素に格納される。 - 特許庁

To reduce the processing load of a microprocessor by simplifying the memory address designation of a ring buffer.例文帳に追加

リングバッファのメモリアドレス指定を単純化してマイクロプロセッサの処理負担を軽減する。 - 特許庁

The buffer memory control unit 1 stores data from the first device 18 in the first buffer memory region 41, swaps address information corresponding to the first buffer memory region 41 and address information corresponding to the second buffer memory region 42, and transfers data stored in the first buffer memory region 41 to the second device 19 on the basis of the address information corresponding to the first buffer memory region 41 after the swapping.例文帳に追加

バッファメモリ制御部１は、第１の機器１８からのデータを第１のバッファメモリ領域４１に格納し、第１のバッファメモリ領域４１に対応するアドレス情報と第２のバッファメモリ領域４２に対応するアドレス情報を入れ替え、当該入れ替えた後の第１のバッファメモリ領域４１に対応するアドレス情報に基づき第１のバッファメモリ領域４１に格納されているデータを第２の機器１９に転送する。 - 特許庁

In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.例文帳に追加

共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁

This memory controller 10 consists of a bus I/F 12, an address decoding part 14, a buffer writing controlling part 16, a buffer A 18, a buffer B 20, a memory reading request controlling part 22, a memory controlling part 24 and a memory 26.例文帳に追加

メモリ制御装置１０は、メモリ制御装置１０は、バスＩ／Ｆ１２、アドレスデコード部１４、バッファ書き込み制御部１６、バッファＡ１８、バッファＢ２０、メモリ読み出し要求制御部２２、メモリ制御部２４、及びメモリ２６で構成されている。 - 特許庁

The first memory address corresponds the current address A plus the address offset M for a first circular buffer having an implied lower address boundary X and including addresses X through (X+L), and the second memory address corresponds the current address A plus the address offset M for a second circular buffer having an implied higher address boundary Y and including addresses Y through (Y-L).例文帳に追加

第１のメモリアドレスは、暗示下限アドレス境界Ｘを有し、Ｘから（Ｘ＋Ｌ）までのアドレスを含む第１の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致し、第２のメモリアドレスは、暗示上限アドレス境界Ｙを有し、Ｙから（Ｙ—Ｌ）までのアドレスを含む第２の円環状バッファの現在アドレスＡ＋アドレスオフセットＭと一致する。 - 特許庁

The memory module includes memory chips 200, data register buffers 300, and a command/address register buffer 400, mounted on a module board 110.例文帳に追加

モジュール基板１１０に搭載されたメモリチップ２００、データレジスタバッファ３００及びコマンド／アドレスレジスタバッファ４００を備える。 - 特許庁

A transfer control means 1a-5 acquires data written to the data buffer 1a-3-2a-n and the memory address with the data written, inquires of the node address correspondence means 1a-6 with the memory address to acquire the node address, and sends both data and memory address to the acquired node address.例文帳に追加

転送制御手段１ａ−５は、データバッファ１ａ−３−２ａ〜ｎに書込まれるデータと、該データが書込まれるメモリ番地とを取得し、該メモリ番地をノード番地対応手段１ａ−６に問い合わせてノード番地を取得し、前述のデータとメモリ番地を併せて、取得したノード番地に送信する。 - 特許庁

In the function block (5) operating as the slave, the linear address space is mapped onto a buffer memory.例文帳に追加

スレーブとして動作する機能ブロック（５）では、線形アドレス空間はバッファメモリ上にマップされる。 - 特許庁

A pipeline buffer 4 stores an access address, a read/write kind, and write data of the external memory 10.例文帳に追加

パイプラインバッファ４は外部メモリ10のアクセスアドレス，リード／ライト種別およびライトデータを格納する。 - 特許庁

The image data transferred to the input buffer memory 41 are input to a memory 42 for image rotation according to a write address generated by a write address generation means 44, then output according to a read address generated by a read address generation means 45 and supplied to an output buffer memory 46.例文帳に追加

入力バッファメモリ４１に転送された画像データはライトアドレス生成手段４４が生成するライトアドレスに従って画像回転用メモリ４２に入力された後、リードアドレス生成手段４５によって生成されるリードアドレスに従って出力され、出力バッファメモリ４６に供給される。 - 特許庁

When the 1st address value and 2nd address value are different, a buffer control part 12 rearranges the data according to the 1st address value and 2nd address value after they are read out of the buffer memory 13.例文帳に追加

第１アドレズ値と第２アドレス値とが相違する場合には、バッファ制御部１２により、第１アドレズ値と第２アドレス値とに基づいて、バッファメモリ１３からデータが読み出だされた後にデータの並び替えが行われる。 - 特許庁

Each memory module is provided with plural memory devices, a signal input/output part, a buffer, and a control and address bus and the memory devices are successively connected via the buffer to the output line of the buffer, so that signals through the control and address bus are inputted to each memory device with a time difference.例文帳に追加

各メモリモジュールは、複数のメモリ装置、信号入出力部、バッファ、制御及びアドレスバスを具備し、制御及びアドレスバスを通した信号がバッファを経て各メモリ装置に時間差をおいて入力されるようにメモリ装置がバッファの出力ラインに順次に連結される。 - 特許庁

The semiconductor memory device 1 is provided with: a memory cell array 2; a sense amplifier section 3; a column decoder 4; an address buffer 5a; an address buffer 5b; a row decoder 6; a control circuit 7; an input buffer circuit 8; an output buffer circuit 9; a power regeneration circuit 10; and a voltage step-down circuit 12.例文帳に追加

半導体記憶装置１には、メモリセルアレイ２、センスアンプ部３、列デコーダ４、アドレスバッファ５ａ、アドレスバッファ５ｂ、行デコーダ６、制御回路７、入力バッファ回路８、出力バッファ回路９、電力回生回路１０、及び降圧回路１２が設けられている。 - 特許庁

The calculated head address is set as a ring buffer address (step 201) and then a memory is secured by a ring buffer size from the calculated head address (step 202); and the ring buffer size is set in a ring buffer register (step 203) and the filter processing is carried out (step 204).例文帳に追加

算出した先頭アドレスをリングバッファ・アドレスに設定し（ステップ２０１）、次に、上記算出した先頭アドレスからリングバッファ・サイズ分メモリを確保し（ステップ２０２）、リングバッファ・サイズをリングバッファ・レジスタに設定し（ステップ２０３）、フィルタ処理を行なう（ステップ２０４）。 - 特許庁

A buffer memory 11 is divided into a plurality of memory regions, and address storage means 12 stores all the addresses thereof.例文帳に追加

バッファメモリ１１は複数のメモリ領域に区分けされており、アドレス記憶手段１２にはその全アドレスが格納されている。 - 特許庁

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring.例文帳に追加

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。 - 特許庁

A memory controller 200 inputs data and a first address from a bus 110, and decides a second address corresponding to the first address, and stores the data through a bus 120 as a memory interface bus in the second address of a buffer memory 400.例文帳に追加

メモリコントローラ２００は、バス１１０からデータ及び第一のアドレスを入力し、当該第一のアドレスに対応する第二のアドレスを決定し、メモリインタフェースバスとしてのバス１２０を介して当該データをバッファメモリ４００の第二のアドレスに格納する。 - 特許庁

The purpose is attained by using the buffer memory controller which detects a voice data interactive signal to stop writing to a buffer memory 15, generates a reference time timing signal on the basis thereof, stores a write address to the buffer memory 15 in this case, and controls reading from the buffer memory 15 from the same address as the write address.例文帳に追加

バッファメモリ１５に対する書き込み動作を停止する音声データインアクティブ信号の検出し、これに基づいて基準時刻タイミング信号を生成し、このときのバッファメモリ１５に対する書き込みアドレス値を記憶し、この書き込みアドレス値と同じアドレス値から、前記バッファメモリ１５に対する読み出し動作を開始するように制御するバッファメモリ制御装置を以ってして課題の解決に当たる。 - 特許庁

To operate ring buffer control and memory address conversion by reducing the scale of this circuit as much as possible.例文帳に追加

できるだけ回路規模を小さくしてリングバッファ制御を行ってメモリアドレス変換を行えるようにする。 - 特許庁

An address/data generator 9, a buffer 10 and a command generator 11 are provided in a memory test device.例文帳に追加

メモリテスト装置には、アドレス／データ発生器９、バッファ１０、およびコマンド発生器１１が設けられている。 - 特許庁

An echo data in a frame memory 18 is copied still as it is with an address of an original image in a frame buffer 46.例文帳に追加

フレームバッファ４６にはフレームメモリ１８内のエコーデータが原画像のアドレスのままコピーされている。 - 特許庁

This dual mode address generator comprises inputs that receive a current address A, an address offset M, a buffer length L, and a control signal; and logic configured to compute a first memory address for a buffer with an implied lower boundary and a second memory address for a buffer with an implied higher boundary response to the A, M, and L.例文帳に追加

現在アドレスＡ、アドレスオフセットＭ、バッファ長Ｌおよび制御信号を受信する入力と、Ａ、Ｍ、およびＬに応じて、暗示下限境界を有するバッファの第１のメモリアドレスと暗示上限境界を有するバッファの第２のメモリアドレスとを計算するように構成された論理とを含むデュアルモードアドレス生成器が提供される。 - 特許庁

A memory array 2 including a memory cell array in which destructive read type memory cells are integrated, an address buffer 3 outputting an internal address signal corresponding to an external address signal, an address decoder 4 outputting a memory cell selection signal based on the result of decoding and a controller 5 are provided.例文帳に追加

破壊読み出し型のメモリセルが集積されたメモリセルアレイを含むメモリアレイ２と、外部アドレス信号に対応した内部アドレス信号を出力するアドレスバッファ３と、内部アドレス信号をデコードし、デコード結果に基づいてメモリセル選択信号を出力するアドレスデコーダ４と、コントローラ５とを具備する。 - 特許庁