「memory connected」に関連した英語例文の一覧と使い方(40ページ目) - Weblio英語例文検索

The means 103 connected to respective address buses and control buses of the processor bus 111, the memory bus 112 and the system bus 113 has a bus/memory connection controller 401 for mutually transferring address and control signals and generating a data bus control signal.例文帳に追加

この三叉路接続コントロール手段(103)は、プロセッサバス(111)、メモリバス(112)、システムバス(113)のそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号(420)を発生するバス・メモリ接続コントローラ(401)を有する。 - 特許庁

To provide a trace information processor capable of making a trace inspection in trouble by including a memory backed up by a battery and storing trace information in a computer device to the memory as a device connected to an input-output port of a computer device.例文帳に追加

コンピュータ装置の入出力ポートに接続する装置として、バッテリーでバックアップされたメモリを内蔵し、当該メモリに対してコンピュータ装置内のトレース情報を格納し、障害時のトレース調査を可能とするトレース情報処理装置を提供する。 - 特許庁

In a node 1-F, the distributed shared memory 1-C is carried out writing/reading by an arithmetic unit and a memory address is set to the virtually/physically same address as that inside another node connected to a network 1-I.例文帳に追加

ノード１−Ｆにおいて、分散共有メモリ１−Ｃは、演算装置によって書き込みまたは読み出しが行われ、メモリ番地がネットワーク１−Ｉに接続された他のノード内のメモリ番地と仮想的或いは物理的に同一とされている。 - 特許庁

When the memory module 1 is connected to an information processing apparatus such as a personal computer 2, the memory module 1 is powered up by the information processing apparatus, and the current time acquisition part 12 receives a long-frequency standard wave to acquire the current time.例文帳に追加

メモリモジュール１がパソコン２等の情報処理装置に接続されると、メモリモジュール１の内部には情報処理装置から電源が供給され、現在時刻取得部１２が長波標準電波を受信し、現在時刻を取得する。 - 特許庁

A data storage circuit is connected to the bit line, and when threshold voltage of 2^k pieces (k: natural number) are set to respective memory cells in the memory cell array, the data storage circuit has at least one static latch circuit storing write-in data and a plurality of dynamic latch circuits.例文帳に追加

データ記憶回路は、ビット線に接続され、メモリセルアレイ内の各メモリセルに２^ｋ個（ｋは自然数）の閾値電圧を設定する場合、書き込みデータを記憶する少なくとも１つのスタティックラッチ回路と、複数のダイナミックラッチ回路とを有している。 - 特許庁

A method of reading a flash memory device divides a plurality of page buffers connected to a memory cell array through a lot of bit lines into at least two groups, sequentially shifts a point in time to drive the page buffers on a group unit and reads the storage status of each cell.例文帳に追加

フラッシュメモリ素子の読出し方法は、多数のビットラインを介してメモリセルアレイに連結された複数のページバッファを少なくとも２つのグループに分割し、ページバッファをグループ単位で順次時点をずらして駆動し、各セルの記憶状態を読み出す。 - 特許庁

In the authentication system 1 wherein a PC 2 and a WAP 3 are connected, the PC 2 issues a data ID at the time of data transfer and the PC 2 and WAP 3 share a memory card ID characteristic of a memory card of the WAP 3 and the issued data ID.例文帳に追加

ＰＣ２とＷＡＰ３とが接続された認証システム１において、ＰＣ２はデータ転送時にデータＩＤを発行してＷＡＰ３のメモリカード固有のメモリカードＩＤと発行したデータＩＤとをＰＣ２及びＷＡＰ３で共有する。 - 特許庁

The reading/writing circuits and the inversion layers are connected by the selection circuit so as to use the same reading/writing circuit for the read-out and write-in with respect to the same memory transistor.例文帳に追加

選択回路は同じメモリトランジスタに対する読出しと書き込みには同じ読出し書き込み回路を使用するように読出し書き込み回路と反転層を接続する。 - 特許庁

Charges of an 'H' level are prevented from being supplied to the bit lines 2 and 3 at the retention test time, and a memory cell connected defectively is prevented from temporarily holding data of the 'H' level.例文帳に追加

それによって、リテンションテスト時に、ビット線２，３に「Ｈ」レベルの電荷が供給されないようにし、接続不良のメモリセルが一時的に「Ｈ」レベルのデータを保持するのを防ぐ。 - 特許庁

A supervisory device 100 is connected with plural controllers and data managed by the identifiers (TAG) of respective controllers are merged on a memory 101 of the supervisory device.例文帳に追加

監視装置１００と複数の制御装置が接続され、各制御装置が識別子（ＴＡＧ）で管理しているデータを監視装置のメモリ１０１上で統合する。 - 特許庁

The use auxiliary device includes: a main body unit 10 connected to the computer PC through a USB terminal TA for peripheral equipment; and a memory unit 21 combined with the main body unit 10.例文帳に追加

周辺機器用のＵＳＢ端子ＴＡを介してコンピュータＰＣに接続する本体ユニット１０と、本体ユニット１０に組み合わせるメモリユニット２１とを設ける。 - 特許庁

To provide a word line reset circuit and method for reducing the charge leak of a memory cell connected with a non-selected word line at the time of resetting a selected word line.例文帳に追加

選択されたワード線のリセット時における非選択ワード線に接続されたメモリセルの電荷リークを減少できるワード線リセット回路及び方法を提供する。 - 特許庁

This utilization auxiliary device is provided with a main body unit 10 to be connected to the computer PC via an USB terminal TA for peripheral equipment and a memory unit 21 to be combined with the main body unit 10.例文帳に追加

周辺機器用のＵＳＢ端子ＴＡを介してコンピュータＰＣに接続する本体ユニット１０と、本体ユニット１０に組み合わせるメモリユニット２１とを設ける。 - 特許庁

When ports P1, P2 access memory blocks connected to common wiring being same, after accessing of a port previously starting to access is finished, accessing of the other port is started.例文帳に追加

また、ポートＰ１，Ｐ２が同じ共有配線に接続されたメモリブロックをアクセスする場合は、先にアクセスを開始したポートのアクセス終了を待って、他のポートのアクセスを開始する。 - 特許庁

When an optical disk reproducing device and a TV set is connected by an HDMI cable, an EDID from the TV set is obtained and stored in a memory as a first EDID.例文帳に追加

光ディスク再生装置とＴＶとがＨＤＭＩケーブルにより接続されると、ＴＶからのＥＤＩＤが取得され、第１のＥＤＩＤとしてメモリに保存される。 - 特許庁

To provide a memory circuit always arranged between two bit lines connected to predetermined different potentials where all bit lines have potential differences opposite to an arithmetic mean potential.例文帳に追加

全てのビット線が相加平均電位と反対の電位差を有する、異なる所定電位に接続された２つのビット線間に、常に配置されるメモリ回路を提供する。 - 特許庁

A resistance values of each resistance element of a resistance array 20 connected to a source of a reference cell RMC is set conforming to an equivalent resistance value of source diffusion resistance of a memory cell array.例文帳に追加

メモリセルアレイのソース拡散抵抗の等価抵抗値に従って、リファレンスセルＲＭＣのソースに接続される抵抗アレイ２０の各抵抗素子の抵抗値が設定される。 - 特許庁

In this semiconductor memory device, by increasing the number of bit line pairs connected with a set of common write data line pairs (7-4, 7-5), the number of write amplifiers (6-10) is reduced.例文帳に追加

半導体記憶装置において、１組のコモンライトデータ線対（７−４，７−５）に接続されるビット線対の本数を多くすることでライトアンプ（６−１０）の数を減らす。 - 特許庁

A plurality of first write lines WBL are electrically or magnetically or electrically and magnetically connected to the memory cells and provided along a first direction.例文帳に追加

複数の第１書き込み線ＷＢＬは、複数の前記メモリセルと電気的、または磁気的、または電気的且つ磁気的に接続され、且つ第１方向に沿って設けられる。 - 特許庁

The external apparatus (portal device 1) includes a URL storage device (for example, flash memory), and provided with a function connected to the Internet according to the URL stored in the URL storage device.例文帳に追加

外部機器（ポータブルデバイス１）は、ＵＲＬ記憶装置（例えばフラッシュメモリ）を有し、該ＵＲＬ記憶装置に記憶されたＵＲＬに従ってインターネット接続する機能を有する。 - 特許庁

To provide an information processor for protecting a USB terminal installed on the external face of a device casing or a USB memory connected to the USB terminal.例文帳に追加

装置筐体の外面に設けられたＵＳＢ端子や，そのＵＳＢ端子に接続されるＵＳＢメモリの保護を図ることのできる情報処理装置を提供すること。 - 特許庁

For printing by a printer PRT1, a USB memory 10 is removed from the printer PRT1 (arrow shown in a heavy and dashed line) and is connected to a computer 200.例文帳に追加

コンピュータ２００は、プリンタＰＲＴ１で印刷を行う場合に、ＵＳＢメモリ１０をプリンタＰＲＴ１から抜き（太線の破線矢印）、コンピュータ２００へ接続する。 - 特許庁

The same potential Vdb as a read-out drain bias potential Vread is applied to a bit line SBL2 connected to a drain region of a second adjacent memory cell transistor MC02.例文帳に追加

第２隣接メモリセルトランジスタＭＣ０２のドレイン領域につながるビット線ＳＢＬ２に、読み出しドレインバイアス電位Ｖｒｅａｄと同じ電位Ｖｄｂを印加する。 - 特許庁

The memory part 34 stores the log information related to money reception/dispensing data of the money or a processing situation thereof, and is connected with an operation-display part 35 and an arithmetic part 36.例文帳に追加

メモリ部３４は、貨幣の入出金データやその処理状況に関するログ情報が格納され、そこには操作・表示部３５および演算部３６が接続されている。 - 特許庁

The actuator has the shape memory alloy (SMA) connected to a movable section, and drives the movable section by carrying a current to the SMA through a drive circuit.例文帳に追加

アクチュエータは、可動部に接続する形状記憶合金(ＳＭＡ)を有しており、駆動回路部によりＳＭＡに通電を行うことで可動部の駆動が可能である。 - 特許庁

In the memory cell, for example, the wires 20a, 20b of the fourth layer and the wire 21a of the fifth layer are connected respectively through the TMR elements 26a, 26b.例文帳に追加

たとえば、メモリセル部においては、第４層目の配線２０ａ，２０ｂと第５層目の配線２１ａとを、それぞれ、ＴＭＲ素子２６ａ，２６ｂを介して接続する。 - 特許庁

The rear face of the seal 100 is electrically connected to a peeling detection circuit 67, and when the seal 100 is peeled off, the history is stored in a memory part 67b.例文帳に追加

封印シール１００の裏面は、剥離検出回路６７と電気的に接続されており、封印シール１００を剥がすと、その履歴が記憶部６７ｂに記憶される。 - 特許庁

On the other hand, while the CPU 37 is non-accessed to the internal memory 32, the switch circuit 34 and the selective circuit 36 are made into connected states so as to permit the access from the outside.例文帳に追加

一方、ＣＰＵ３７が内部メモリ３２にアクセスしていない間は、スイッチ回路３４および選択回路３６を接続状態にして、外部からのアクセスを許可する。 - 特許庁

At time t9, a voltage of about 2V is applied to the word line WL1 to start a verifying operation for an optional one memory cell connected to the word line SL1.例文帳に追加

また、時刻ｔ９において、ワード線ＷＬ１に２Ｖ程度の電圧を印加し、ワード線ＷＬ１に接続された任意の１メモリセルへのベリファイ動作を開始する。 - 特許庁

In reading out of data, a selected memory cell MC and a comparison cell MC# are connected to data lines DIO and/DIO respectively through bit lines BL and/BL.例文帳に追加

データ読出時において、選択されたメモリセルＭＣおよび比較セルＭＣ＃は、ビット線ＢＬおよび／ＢＬを介して、データ線ＤＩＯおよび／ＤＩＯとそれぞれ接続される。 - 特許庁

The memory cell of a parity part is connected to a word line WL and a bit line pair RBLP for reading and a word line PWL and a bit line pair WBLP for writing.例文帳に追加

パリティ部のメモリセルは、ワード線ＷＬと読出し用ビット線対ＲＢＬＰとに接続され、ワード線ＰＷＬと書込み用ビット線対ＷＢＬＰとに接続される。 - 特許庁

A camera module 1 is provided with an image pickup sensor 12 and a flash memory 13, a main module 2 is provided with an image processing unit 21 and an SDRAM 22, and those modules are connected through a flexible cable 3.例文帳に追加

カメラモジュール１は、撮像センサ１２、フラッシュメモリ１３を備え、メインモジュール２は、画像処理ユニット２１、ＳＤＲＡＭ２２を備え、これらモジュールがフレキシブルケーブル３で接続される。 - 特許庁

An application program stored in a server 2 is transferred to a volatile memory of user equipment in compliance with requests from user equipments 3 to n connected with a communication network 1.例文帳に追加

通信ネットワーク１に接続されたユーザー機器３〜ｎからの要求に応じて、サーバー２に蓄積されたアプリケーションプログラムをユーザー機器の揮発性メモリに転送する。 - 特許庁

A nonvolatile memory circuit is provided with a second transistor N2 being in relation for current mirror connection for a first transistor N1-Nn connected to each bit line 12.例文帳に追加

不揮発性メモリ回路において、各ビット線１２に接続された第一のトランジスタＮ１−Ｎｎに対してカレントミラー接続の関係にある第二のトランジスタＮ２を設ける。 - 特許庁

A reading head 6, a memory 7, an ATRAC(adaptive transform acoustic coding) decoder 8, a this time reading part detecting circuit 9, a next time reading part detecting circuit 10 are connected to a CPU 5 through a bus bar.例文帳に追加

ＣＰＵ５にバスバーを介して、読取ヘッド６，メモリ７，ＡＴＲＡＣデコーダ８，今回読取パート検出回路９，次回読取パート検出回路１０を接続する。 - 特許庁

This memory is equipped with a ferro-electric capacitor CFO for holding the data, a plate line PLO connected to the ferro-electric capacitor CFO, and a bit line BLO.例文帳に追加

このメモリは、データを保持する強誘電体キャパシタＣＦ０と、強誘電体キャパシタＣＦ０に繋がるプレート線ＰＬ０およびビット線ＢＬ０とを備えている。 - 特許庁

The source line SL0 is connected electrically to source regions of at least two memory cells 31, 36 out of an EEPROM by first source local mutual connection L11.例文帳に追加

ソース・ラインＳＬ０と、ＥＥＰＲＯＭアレイ内の少なくとも２つのメモリ・セル３１，３６のソース領域とは、第１ソース・ローカル相互接続ＬＩ１によって電気接続される。 - 特許庁

A capacitance element 400 constitutes a memory cell and a first diffusion layer 226 serving as a source and a drain is connected to the capacitance element 400 in a first transistor 200.例文帳に追加

容量素子４００はメモリセルを構成しており、第１トランジスタ２００は、ソース及びドレインとなる第１拡散層２２６が容量素子４００に接続している。 - 特許庁

The memory unit includes a first to a third diffusion layers juxtaposed in a row direction and elongated in a column direction to constitute a transistor connected in parallel with each of the diffusion layers.例文帳に追加

メモリユニットは、行方向に沿って並置され列方向に伸長される第１〜第３拡散層を備え、各拡散層で並列接続のトランジスタが構成される。 - 特許庁

Each of the memory cells MCi is connected between the bit lines BLn and BLnB, and composed of two access transistors T1 and T2, and two ferroelectric capacitors CF1 and CF2.例文帳に追加

メモリセル各々ＭＣｉはビットラインＢＬｎ，ＢＬｎＢの間に連結されて２個のアクセストランジスタＴ１，Ｔ２及び２個の強誘電体キャパシタＣＦ１，ＣＦ２で構成される。 - 特許庁

The circuit board 11A is provided with a rewrite terminal 15A for connecting to the internal memory a rewrite control cable, connected to an external rewriter.例文帳に追加

その回路基板１１Ａには、外部書き込み装置に接続された書き換え制御ケーブルをその内蔵メモリに接続するための書き換え端子１５Ａが設けられている。 - 特許庁

A disk control device is connected to the disk device and the central processing unit and provided with the cache memory with a physical region on the disk device set to a cache control unit.例文帳に追加

ディスク制御装置はディスク装置と中央処理装置に接続され、かつ、ディスク装置上のある物理領域をキャッシュ管理単位とするキャッシュメモリを有する。 - 特許庁

A semiconductor storage element 200 is prepared under the light deflecting device 100, and complimentary outputs 201, 202 of the memory device are connected to the control electrodes 103e, 103f, respectively.例文帳に追加

光偏向装置１００の下に半導体記憶素子２００を設け、該記憶素子の相補の出力２０１、２０２を制御電極１０３ｅ、１０３ｆにそれぞれ接続する。 - 特許庁

The controller has a system interface connected to a system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内にはシステムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

At least, ones (for example, reading ports RPT1, RPT2) of a plurality of reading ports and a plurality of writing ports connected to bit lines BLi1, BLi2 are stored in a memory cell.例文帳に追加

ビット線ＢＬｉ１，ＢＬｉ２に接続された読み出しポートと書き込みポートの少なくとも一方（例えば、読み出しポートＲＰＴ１，ＲＰＴ２）をメモリセル内に複数有する。 - 特許庁