「memory connected」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

In the same way, high speed read-out can be performed by making control gate voltage of a memory cell and selection gate voltage of the selection transistor different voltage also for DINOR, AND, NOR type cells and a NAND type cell to which one memory cell is connected.例文帳に追加

ＤＩＮＯＲ、ＡＮＤ、ＮＯＲ型セル及び１個のメモリセルを接続したＮＡＮＤ型セルに対しても、メモリセルの制御ゲート電圧と選択トランジスタの選択ゲートの電圧とを異なる電圧にすれば、同様に高速読み出しを可能にすることができる。 - 特許庁

When acquiring image data to which position data is given, from a memory card 15 connected to the memory card reader 8, the CPU 3 retrieves landmark data based on the position data and classifies image data by landmarks, according to the retrieval result and reads in contents data relating to the landmarks.例文帳に追加

メモリカードリーダ８に接続したメモリカード１５から位置データが付与された画像データを取得すると、ＣＰＵ３は、位置データに基づくランドマークデータを検索し、この検索結果から画像データをランドマーク毎に分類し、さらにこのランドマークに関するコンテンツデータを読み込む。 - 特許庁

Isolated channel regions having channel bias levels with boosted voltages are partially formed across a plurality of memory cells, connected to the memory cells, and maintained via a capacitive coupling associated with a word line biased to a predetermined bias level.例文帳に追加

電圧が上昇されたチャネルバイアスレベルを有する分離されたチャネル領域が複数メモリセルを横切って形成され、そして部分的に作られ、そしてメモリセルに接続され、予め決められたバイアスレベルにバイアスされるワード線に伴う容量性カップリングを介して維持される。 - 特許庁

The gate voltage switch circuit 15 supplies, through a row decoder 20, a word line voltage VWL (= voltage VrtminL) outputted by the data read-out gate voltage generating circuit 70 to a word line WL to which a selection memory cell belonging to a memory cell 30 is connected.例文帳に追加

ゲート電圧スイッチ回路１５は，データ読み出しゲート電圧発生回路７０が出力するワード線電圧ＶＷＬ（＝電圧ＶｒｔｍｉｎＬ）をロウデコーダ２０を介して，メモリセル３０に属する選択メモリセルが接続されているワード線ＷＬに供給する。 - 特許庁

To provide an image input device for enabling a plurality of users to effectively utilize a memory area by collectively registering information in the memory area of a device connected to a network, a data transmission destination storing method, a data transmission destination storage program and its storage medium.例文帳に追加

ネットワークに接続された装置のメモリ領域に一括で情報を登録して、該メモリ領域を複数のユーザで有効に活用できる画像入力装置、データの送信先保存方法、データの送信先保存プログラム及びその記憶媒体を提供すること。 - 特許庁

The memory card 34 inserted into the card storage chamber 38 is energized to the side of the electrical contact part 40 by a spring mechanism 42, and only the memory card 34 located outermost (on the side of the electrical contact part 40) is electrically connected and becomes the object of access.例文帳に追加

カード収納室３８内に挿入されたメモリカード３４はバネ機構４２によって電気的接点部４０側へ付勢され、最も外側（電気的接点部４０側）に配置されるメモリカード３４のみが電気的に接続され、アクセスの対象となる。 - 特許庁

To provide a non-volatile semiconductor memory apparatus that is highly reliable, and wherein a diffused layer and a contact of a select transistor are electrically and appropriately connected and the surface of the diffused layer of a memory cell transistor are protected from etching; and to provide its manufacturing method.例文帳に追加

選択トランジスタの拡散層とコンタクトとが電気的に良好に接続され、かつ、メモリセルトランジスタの拡散層の表面がエッチングから保護された、信頼性の高い不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。 - 特許庁

To provide a manipulation apparatus in which a display unit including a display panel for displaying an image can be prevented from being dropped, and in the state where the display unit and a power supply unit are connected, a memory card can be loaded/unloaded to/from a memory card socket provided in the display unit.例文帳に追加

画像を表示する表示パネルを備えた表示ユニットの落下を防止でき、且つ、表示ユニットと電源ユニットとを連結した状態で表示ユニットに備えられたメモリカード用ソケットにメモリカードを挿抜することができる操作装置を提供する。 - 特許庁

To provide an image formation device that can easily rewrite data stored in an image processing device by transferring data stored in a noncontact memory to a memory connected to a microprocessor through a bus, without being accompanied with complicated work.例文帳に追加

非接触メモリに記憶されたデータをマイクロプロセッサにバス接続されたメモリに転送処理を行うことで煩雑な作業を伴うことなく画像処理装置内に記憶されているデータの書き換えを容易に行える画像形成装置の提供を目的とする。 - 特許庁

The set top box has a channel switching table memory 205 and a channel switching table changing controller 206, and the changing controller 206 changes the contents of the table memory 205, according to a viewing permission condition of the television 30 being an external apparatus to be connected.例文帳に追加

チャンネル切替テーブルメモリ２０５と、チャンネル切替テーブル変更制御部２０６を有し、接続する外部機器であるテレビ３０の視聴許可条件に応じてチャンネル切替テーブル変更制御部２０６がチャンネル切替テーブルメモリ２０５の内容を変更する。 - 特許庁

In a facsimile composite device 1, a connection detector 11a detects whether a USB memory 26 is connected or not and besides a transfer end setting information indicating whether or not the USB memory 26 be set as the transfer end is stored in a storage unit 17.例文帳に追加

ファクシミリ複合装置１において、接続検出部１１ａは、ＵＳＢメモリ２６が接続されているか否かを検出し、記憶部１７には、ＵＳＢメモリ２６を転送先として設定するか否かを示す転送先設定情報が記憶されている。 - 特許庁

After that, a current is made to flow from the other side to one side of the word line WLn, and '1' is written in only the memory cell S3 by flowing a current from the other side to one side in only the bit line BLn+1, to which the memory cell S3 in which '1' is desired to write is connected.例文帳に追加

その後、ワード線ＷＬｎには他方から一方にかけて電流を流し、’１’を書き込みたいメモリセルＳ３が接続されているビット線ＢＬｎ＋１だけに他方から一方にかけて電流を流すことにより、メモリセルＳ３だけに’１’を書き込む。 - 特許庁

A memory board MB including a memory for storing waveform data representing a musical sound waveform so as to be rewritable in a nonvolatile manner, a waveform RAM 17 for storing the waveform data so as to be rewritable in a volatile manner, and a sound source circuit 14 are connected together through a waveform data bus 31.例文帳に追加

楽音波形を表す波形データを書き換え可能かつ不揮発に記憶するメモリを備えたメモリボードＭＢ、波形データを書き換え可能かつ揮発に記憶する波形ＲＡＭ１７及び音源回路１４を、波形データバス３１を介して接続する。 - 特許庁

The central processing unit is connected to at least individual memory units and a synchronous unit via buses, and the central processing unit performs transmission and reception of signal between the memory units and the synchronous unit, processes input data to form output data, and supplies the data to a plurality of other devices.例文帳に追加

中央処理ユニットがバスを介して少なくとも個々のメモリユニットおよび同期ユニットと接続されており、該メモリユニットおよび該同期ユニットとの間で信号を送受信し、入力データを処理し、出力データを形成し、複数の別の装置に供給する。 - 特許庁

This circuit is equipped with a memory 11 for holding an instruction code for controlling boundary scan, a selector SL12 for transferring the instruction code from the memory 11 holding the instruction code to an instruction resister IR12, and a one-bit resister 14 connected in series to the instruction resister IR12.例文帳に追加

バウンダリスキャンを制御する命令コードを保持するメモリ１１と、命令コードを保持するメモリ１１から命令レジスタＩＲ１２へ命令コードを転送するセレクタＳＬ１２と、目例レジスタＩＲ１２に直列に接続された１ビットレジスタ１４を備える。 - 特許庁

It is structured in such a manner that the image data provided for each of the display pixels that is connected to a plurality of scan lines that constitute the group are housed continuously corresponding to the order of the scan lines treated as a group in the image memory 1 line of the image memory 5.例文帳に追加

前記画像メモリ５は、当該画像メモリの１ライン内に、前記組を構成する複数の走査線に接続される各表示画素に供給される画像データを、組となる走査線の順番に対応させて連続的に格納されるように構成されている。 - 特許庁

A host PC 10 comprises a cleaning management CPU 11, a display means 12 connected to the cleaning management CPU, an input means 13, a memory means 14, and a cleaning management memory means 15 and is enabled to communications with external equipment through an I/O port 16.例文帳に追加

ホストＰＣ１０は、清掃管理ＣＰＵ１１と、清掃管理ＣＰＵに連結された表示手段１２、入力手段１３、メモリ手段１４、清掃管理メモリ手段１５とから構成され、Ｉ／Ｏポート１６を介して外部機器と通信可能に構成される。 - 特許庁

To provide a magnetic storage device wherein a clad structure can be easily and accurately formed so that a line of magnetic force is concentrated in the periphery of a bit line connected electrically with a memory element, especially the upper side thereof, and a memory can be reduced in size, and also to provide its manufacturing method.例文帳に追加

記憶素子と電気的に接続されたビット線の周囲、特にその上面に磁力線集中のためのクラッド構造を容易かつ精度良く形成でき、メモリ部のサイズの縮小も可能な磁気記憶装置と、その製造方法を提供すること。 - 特許庁

Bypass transistors B11, connected in parallel to a memory transistor in each memory cell, common line BPL, etc., for common connection with the plurality of gate electrodes, a common line control means 22 which controls a bypass transistor with a voltage applied to the common line, are provided.例文帳に追加

また、各メモリセル内でメモリトランジスタと並列接続されたバイパストランジスタＢ１１，…と、その複数のゲート電極を共通接続する共通線ＢＰＬ１，…と、共通線に印加する電圧によりバイパストランジスタを制御する共通線制御手段２２とを有する。 - 特許庁

By a controller 47, the switch 49 is controlled and also the state of accumulated data of the FIFO memory 46 is monitored, and the switch 49 is connected to the side of position B before the video data are filled up in the FIFO memory 46, then the video data are transmitted to a hard disk device 45.例文帳に追加

コントローラ４７は、スイッチ４９の制御をすると共にＦＩＦＯメモリ４６のデータ蓄積状態を監視し、ＦＩＦＯメモリ４６に映像データが満杯になる前にスイッチ４９をポジションＢ側に接続し、映像データをハードディスク装置４５へ送る。 - 特許庁

When a connector 4 is inserted into a slot 31 for a memory card of a personal computer 30 to be connected electrically, the detected values stored in the memory 3 are read out to the personal computer 30 by a text data, and data processing is allowed in an image recognizing part 32.例文帳に追加

コネクタ４をパーソナルコンピュータ３０のメモリカード用スロット３１へ挿入し電気的に接続すると、記憶装置３に記憶した前記検出値がテキストデータによりパーソナルコンピュータ３０へ読み出され、画像認識部３２においてデータ処理可能となる。 - 特許庁

The POS information of the commodity to the consumer's taste is read by use of a POS system 12 connected to a communication network 10 through a commodity management computer 11, and once stored in the memory of a memory card or consumer's portable terminal 13.例文帳に追加

消費者が気に入った商品のＰＯＳ情報（バーコードを含むコード化情報）は、商品管理コンピュータ１１を介して通信網１０と接続されたＰＯＳシステム１２を利用して取り込まれ、メモリカードや消費者携帯端末１３のメモリに一旦蓄積される。 - 特許庁

This semiconductor memory has plural main data lines connected between a block sense amplifier array for transmitting data and a data output buffer, and takes plural cell data read out from plural memory cells in advance corresponding to one input/output port.例文帳に追加

本発明は、データ伝送のためブロックセンスアンプアレイとデータ出力バッファとの間に連結された複数のメインデータラインを持ち、一つの入出力ポートに対応して複数のメモリセルからリーとされた複数個のセルデータを先取る半導体メモリ装置に関する。 - 特許庁

A clock 17 and a memory 18 are connected to an address bus 15 and a data bus 16 between the A/D converter 13 and the control unit 14, and output values from the impact sensor 11 and the temperature sensor 12 are output to the control unit 14, and recorded in a memory 18.例文帳に追加

Ａ／Ｄ変換器１３と制御部１４間のアドレスバス１５、データバス１６には、時計１７、メモリ１８が接続され、衝撃センサー１１及び温度センサー１２からの出力値が制御部１４に出力されると共に、メモリ１８に記録される。 - 特許庁

To achieve thinning and downsizing of a memory card connector, set a plurality of connection terminals on the same plane, and with only a predetermined connection terminal connected by displacing a first slide member or a second slide member in accordance with kinds of inserted memory cards.例文帳に追加

複数の接続端子が同一平面上に設定され、挿入されるメモリーカードの種類に応じて第１のスライド部材又は第２のスライド部材が移動されることにより、所定の接続端子のみを接続させ、メモリーカードコネクタの薄型化・小型化を図る。 - 特許庁

As shown in the cross-sectional diagram 1 (b), a bit line BLUn comprises extension parts 16A and 16N extending in the column direction along the memory cells 10, and a contact plug 14 connected to an access transistor of each memory cell (not shown in the Fig.) formed in an Si substrate 15.例文帳に追加

図１（ｂ）の断面図に示すように、ビット線ＢＬＵｎは、メモリセル群１０に沿って列方向に延びる延伸部１６Ａおよび１６Ｂと、Ｓｉ基板１５に形成された各メモリセルのアクセストランジスタ（不図示）に接続されたコンタクトプラグ１４とを有している。 - 特許庁

The port buffer is firmly connected to a main memory, inter-point communication is carried out in the long section of a memory reading/writing path, a wait time for data communication is reduced especially by a network switch, whereby the congestion of routing is reduced, and FIFO is eliminated.例文帳に追加

ポートバッファをメインメモリに密に結合し、メモリ読み出し／書き込みパスの長い区間でポイント間通信を可能とし、特にネットワークスイッチにおいてデータ通信における待ち時間を減らし、それによりルーティングの過密を減らし、かつＦＩＦＯの削除が図れる。 - 特許庁

To provide "a contents data reproducing device, a contents data list creation method and a contents data retrieval method", with which a contents list relating to the contents data within a memory medium can be created when the memory medium is connected and a contents data retrieval can be immediately executed.例文帳に追加

記憶媒体が接続されたとき記憶媒体内のコンテンツデータに関するコンテンツリストを作成し、コンテンツデータ検索を直ちに実行することができる「コンテンツデータ再生装置、コンテンツリスト作成方法及びコンテンツデータ検索方法」を提供することである。 - 特許庁

To provide a data reproducing device, a data processor, and a data transfer system, which can transfer a decoding file, which allows playing of desired music or music information, when a memory is connected to transfer this music or music information to the memory.例文帳に追加

メモリを接続して該メモリに所望の音楽や音声情報を転送した際に、該音楽や音声情報を再生可能にする復号化ファイルを転送することが可能なデータ再生装置及びデータ処理装置並びにデータ転送システムを提供することである。 - 特許庁

The in-vehicle navigation system comprises a display means for proving guidance information on a display; a memory means for storing map data and information on various kinds of facilities; and a control means which is operatively connected to the display means and the memory means.例文帳に追加

車載用ナビゲーション装置は、画面上で案内情報を提供する表示手段と、地図データ及び各種施設に関する情報を格納したメモリ手段と、前記表示手段及びメモリ手段に動作可能に接続された制御手段とを有する。 - 特許庁

In a memory device which is constituted by arranging plural memory cells, when a read word line rdword 0 and a write word line wrword 0 are wired in an adjacent relation, pull-down transistors 21, 22 are connected to the write word line wrword 0.例文帳に追加

メモリセルを複数配列して成るメモリ装置で、読み出しワード線ｒｄｗｏｒｄ０と書き込みワード線ｗｒｗｏｒｄ０が隣接して配線されている場合、書き込みワード線ｗｒｗｏｒｄ０にプルダウントランジスタ２１、２２を接続する。 - 特許庁

A ferroelectric memory has a plurality of word lines WL, a plurality of bit lines BL intersecting orthogonally with them, a plurality of memory cells MC arranged at the intersections and having ferroelectric capacitors C1, C2 and capacitors Cc for correction which can be connected to the bit lines.例文帳に追加

強誘電体メモリにおいて、複数のワード線ＷＬと、それに交差する複数のビット線ＢＬと、それらの交差位置に配置され、強誘電体キャパシタＣ１，Ｃ２を有する複数のメモリセルＭＣと、ビット線に接続可能な修正用キャパシタＣｃとを有する。 - 特許庁

The external device 2 is provided with an external connection terminal 21 connected to the external connection terminal 15 of the mobile phone terminal 1 and a card type memory read/write section 22 applies data read/write processing to a card type memory 3 loaded to a loading port 23.例文帳に追加

外部装置２には携帯電話端末１の外部接続端子１５に接続される外部接続端子２１が配設され、カード型メモリ読取り／書込み部２２は装着口２３に装着されたカード型メモリ３に対してデータの読取り／書込み処理を行う。 - 特許庁

A memory circuit includes an address designation circuit for receiving the addresses of an array, a row decoder, a column decoder and a data bit, a control logic for receiving a command and transmitting a control signal to a memory system block, and a detecting and writing driver circuit connected to a selected column.例文帳に追加

メモリ回路は、アレイ、行デコーダ、列デコーダ、データビットのアドレスを受信するためのアドレス指定回路、コマンドを受信し制御信号をメモリシステムブロックに送信する制御ロジック、ならびに選択された列に結合された検知および書込みドライバ回路を含む。 - 特許庁

The electric fuse circuit includes a first nonvolatile memory cell connected to a first bit line, a second nonvolatile memory cell connected to a second bit line, a latch connected to the first bit line and the second bit line, and a bias current circuit supplying a bias current varied in response to a bias control signal during test operation to one of the first bit line and the second bit line through the latch.例文帳に追加

ここに提供される電気的なヒューズ回路は、第１ビットラインに接続された第１不揮発性メモリセルと、第２ビットラインに接続された第２不揮発性メモリセルと、前記第１ビットラインと前記第２ビットラインに接続されたラッチと、テスト動作の間のバイアス制御信号に応答して可変されるバイアス電流を前記ラッチを通じて前記第１ビットラインと前記第２ビットラインのうちのいずれか１つに供給するバイアス電流部とを含む。 - 特許庁

When information is to be written on a memory cell 100 for example, only voltage on a word line 200 connected with a gate of the cell transistor 800 of the memory cell 100 is heightened, and at the same time, voltage on a BLC line 40 or on a BLT line 50 along a column containing the memory cell 100 for writing is selectively heightened to a plurality of mutually different levels.例文帳に追加

例えばメモリセル１００に情報を書き込む場合、このメモリセル１００のセルトランジスタ８００のゲートに接続されたワード線２００の電圧のみを上昇させると共に、その書込対象のメモリセル１００が属する列に沿ったＢＬＣ線４０またはＢＬＴ線５０の電圧を選択的に複数の異なるレベルへと上昇させる。 - 特許庁

A sense amplifier, connected to the first bit line and the second bit line via a transistor for a switch, when the transistor is in an ON state, reads data stored in the memory cell by comparing electric charge accumulated in the first bit line and the second bit line by polarization for the first and the second ferroelectric capacitor for the memory cell chosen in the memory cell block.例文帳に追加

センスアンプは、スイッチ用トランジスタを介して第１及び第２のビットラインに接続され、トランジスタがオン状態となったときに、メモリセルブロックにおいて選択されたメモリセルの第１及び第２の強誘電体キャパシタの分極によって第１及び第２のビットラインに蓄積される電荷を比較することにより、メモリセルに格納されているデータを読み出す。 - 特許庁

A nonvolatile semiconductor memory device 10 includes: nonvolatile memory cells MC; a word line connected to the memory cells MC; a decoder 13 which receives an address and generates a decode signal for selecting the word line based on the address; and a level shifter 12 which, when the word line is selected, charges the word line to a charge voltage higher than a power supply voltage.例文帳に追加

不揮発性半導体記憶装置１０は、不揮発性のメモリセルＭＣと、メモリセルＭＣに接続されたワード線と、アドレスを受け、かつこのアドレスに基づいてワード線を選択するデコード信号を生成するデコーダ１３と、ワード線の選択時に、ワード線を電源電圧より高い充電電圧に充電するレベルシフタ１２とを含む。 - 特許庁

This non-volatile memory is provided with memory cells 101 (101a, 101b) arranged in a matrix state, a source line connected to a source region of the memory cells 101, a boosting circuit 105 boosting the potential of the source line to a boosting potential, and an arbitrary byte write-in control circuit 1 setting two or more arbitrary byte units performing simultaneously write-in.例文帳に追加

この不揮発性メモリはマトリクス状に配置されたメモリセル１０１（１０１ａ，１０１ｂ）と、メモリセル１０１のソース領域に接続されたソース線と、ソース線の電位を昇圧電位に上昇させる昇圧回路１０５と、同時に書き込みを行う２以上の任意のバイト単位を設定する任意バイト書込制御回路１とを備えている。 - 特許庁

A memory system 100 connected to a memory which deals with data of continuous addresses as one lump by performing prefetch or the like is configured to convert the spread of the time direction of data as one clump of continuous addresses into the spread of the spatial direction on the memory 200 for writing, and to divide the data based on the spread of the spatial direction.例文帳に追加

連続するアドレスのデータをプリフェッチ等を行い一つの固まりとして扱うメモリと接続するメモリシステム１００において、連続するアドレスの一つのかたまりのデータの時間方向の広がりを、メモリ２００上の空間方向の広がりに変換して書き込み、該空間方向の広がりにおいてデータを分割する、ことを特徴とする。 - 特許庁

An FIFO managing part 40 sets a division ratio on the basis of required memory capacity and the capacity of the memory 60, divides data inputted from an input part 10 on the basis of the division ratio to store the data, connects data read from the memory 60 and the disk drive 30 and sequentially outputs the connected data from an output part 70.例文帳に追加

ＦＩＦＯ管理部４０は、必要なメモリ容量とメモリ６０の容量とに基づいて分割比を設定し、入力部１０から入力されたデータをこの分割比に基づいてメモリ６０とディスク装置３０とに分割して格納し、メモリ６０とディスク装置３０から読み出されたデータを結合して順次出力部７０から出力する。 - 特許庁

In two adjoining memory cells 17m5, 17m6 which share a bit line 19m6, the same information is stored in two memory functional bodies m5r, m6l located in an opposite side through a gate electrode to two memory functional bodies m5l, m6r located above a diffusion region electrically connected to the bit line 19m6.例文帳に追加

ビット線１９ｍ６を共有する隣接した２つのメモリセル１７ｍ５、１７ｍ６において、前記ビット線１９ｍ６に電気的に接続された拡散領域の上方に位置する２つのメモリ機能体ｍ５ｌ、ｍ６ｒとはゲート電極を介して反対側に位置する２つのメモリ機能体ｍ５ｒ、ｍ６ｌに同じ情報が記憶されている。 - 特許庁

Plural memory cells are divided into blocks of one or more, memory cells in each block are provided on the same semiconductor substrate 10, and a memory cell is composed of a field effect transistor having a source 14a, a drain 14b, a floating gate 16, and a control gate 18, and their sources are commonly coupled so as to be connected electrically.例文帳に追加

複数のメモリセルは１以上のブロックに分割され、各ブロック内のメモリセルは、同一の半導体基体１０上に設けられ、ソース１４ａ・ドレイン１４ｂ、浮遊ゲート１６および制御ゲート１８を有する電界効果トランジスタによりそれぞれ構成され、それらのソースが互いに電気的に接続されるように共通に繋がっている。 - 特許庁

First switches 61, 72, and 73 supply the 1st voltage generated by the constant voltage generator circuit 71 to a 2nd bit line disposed close to a 1st bit line, the well where the memory cell array is formed, and the source line of the memory cell array, when reading the memory cell connected to the 1st bit line among the bit lines.例文帳に追加

複数の第１のスイッチ６１，７２，７３は、ビット線のうち第１のビット線に接続されたメモリセルから読み出し動作を行なう場合、第１ビット線に隣接して配置された第２のビット線と、メモリセルアレイが形成されたウェルと、メモリセルアレイのソース線に、定電圧発生回路７１により発生された第１の電圧を供給する。 - 特許庁

The DMA controller 2 is connected to the local bus 7 and the global bus 8, and DMA-transfer-controls a data such as the PCM data stored in a memory without interposing a processor or the like.例文帳に追加

ＤＭＡコントローラ２は、ローカルバス７及びグローバルバス８に接続され、プロセッサなどを介さずにメモリに格納されているＰＣＭデータなどのデータのＤＭＡ転送制御を行う。 - 特許庁