「memory connected」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

Thereby, Each block performs write-in of data for a selected memory cell by the data write-in current from the current supply part connected to the independent power source voltage and the ground voltage.例文帳に追加

これにより、各ブロックは独立した電源電圧および接地電圧と接続される電流供給部からのデータ書込電流により選択メモリセルへのデータ書込を実行する。 - 特許庁

Sub- column decoders 14 select the respective column selecting lines CL0-CL7 simultaneously when cell information is simultaneously rewritten to all memory cells 10 connected to the selected word selecting line WL.例文帳に追加

サブコラムデコーダ１４は、選択されたワード選択線WLに接続された全ての記憶セル１０に対してセル情報を一括して書き替えるとき、各コラム選択線CL0 〜CL7 を同時選択する。 - 特許庁

This keyboard device comprises a conversion table for converting the data read from a card by a card reader to the key code of the extension keyboard to be connected to the extension keyboard interface provided in the internal memory thereof.例文帳に追加

キーボード装置の内部メモリに、カードリーダによりカードから読取ったデータを拡張キーボードインタフェースに接続される拡張キーボードのキーコードに変換する変換テーブルを設ける。 - 特許庁

A system accessing information about the television program, stores two or more television program lists for which each list contains a title, a televising time duration and a channel, to an electronic memory of a schedule controller which is connected to a monitor screen and operates.例文帳に追加

それぞれのリストがタイトル、放映時間およびチャンネルを含んでいる複数のテレビジョン番組リストをモニタースクリーンに接続されて作動するスケジュールコントローラの電子メモリに記憶する。 - 特許庁

A key entry part 2, a display part 3, and a reproduction history memory 4 are connected to a personal computer body 1, and a diary software 5 and a housekeeping book software 6 are permanently incorporated into the personal computer body 1.例文帳に追加

パソコン本体１には、キー入力部２と表示部３と再生履歴メモリ４が接続されると共に、日記ソフト５と家計簿ソフト６が常駐的に組み込まれている。 - 特許庁

In an external connection mode for transferring data to and from a computer (50) connected to an external connection interface (40), the file system management information of the recording medium (20) is read ahead into the memory (36).例文帳に追加

外部接続インターフェース（４０）に接続するコンピュータ（５０）との間でデータを転送する外部接続モードでは、記録媒体（２０）のファイルシステム管理情報をメモリ（３６）に先読みする。 - 特許庁

Among a plurality of the measuring instruments, a portable storage device such as a memory card is detachably connected to make this storage device record measured values of the respective measuring instruments.例文帳に追加

例えば複数の測定装置間において、メモリカード等の可搬性を有する記憶装置を脱着可能に接続することにより、この記憶装置にそれぞれの測定値を記録させる。 - 特許庁

At the time of rewriting a flash memory 13 inside a user system 1A, external connection terminals 61a-63 are connected to a data writer 90A and the mode signal MOD of 'H' is applied to a terminal 61c.例文帳に追加

ユーザシステム１Ａ内のフラッシュメモリ１３を書き換える時、外部接続端子６１ａ〜６３をデータ書込装置９０Ａに接続し、端子６１ｃに“Ｈ”のモード信号ＭＯＤを印加する。 - 特許庁

The electromagnetic wave shielding layer is constituted of, e.g. a conducting layer or a semiconductor layer, which is arranged above and/or below the memory cell region, and preferably is connected to have the same potential.例文帳に追加

電磁波シールド層は、例えば、メモリセル領域上及び又は下に設けられた導電層或いは半導体層で構成され、好ましくは同じ電位になるよう接続される。 - 特許庁

Each of a plurality of memory cells arranged in a matrix includes a resistance variable element and a selection transistor in which one side of the source or drain is connected to one end of the resistance variable element.例文帳に追加

マトリックス状に配置された複数のメモリセルの各々は、抵抗変化素子と、抵抗変化素子の一端にソース、ドレインの一方が接続された選択トランジスタとを有する。 - 特許庁

When a call is originated by a dial number which can not be connected with a line due to an incorrect calling destination number, etc., by a telephone set 1 with a redial function, the dial number is not stored in the redial memory 4.例文帳に追加

リダイヤル機能を備えた電話機１で、発信先番号不正等により回線接続できないダイヤル番号で発信した場合、そのダイヤル番号をリダイヤルメモリ４に格納しない。 - 特許庁

A residual monitor section 6 is provided to the buffer memory 2 and a frequency control section 7 for setting the frequency of the clock signal generated by the PLL circuit 5 is connected to the residual capacity monitor section 6.例文帳に追加

バッファメモリ２に残量監視部６を設け、この残量監視部６に前記ＰＬＬ回路５で生成するクロック信号の周波数を設定する周波数制御部７を接続する。 - 特許庁

On the front of the exposed panel B, there is a card connection member to which the memory card for recording received image data is connected detachably at a part covered with the handle 6.例文帳に追加

露出パネルＢの前面において、ハンドル６で覆われる部位には、受信した画像データを記録するメモリーカードが着脱自在に接続されるカード接続部材が配設される。 - 特許庁

The charger 10 is provided with an SIM card reader/writer 16 which is connected with an SIM card 60b detachably to write predetermined data stored in the memory 26 to the SIM card 60b.例文帳に追加

充電器１０は、ＳＩＭカード６０ｂと着脱可能に接続し、メモリ２６に記憶されている所定データをＳＩＭカード６０ｂへ書き込むＳＩＭカードリーダライタ１６を備える。 - 特許庁

At intersections of the bit lines BL and the word lines WL, memory cells MC each constituted of a diode and fuse connected in parallel between the bit lines BL and the word lines WL are arranged.例文帳に追加

ビット線ＢＬとワード線ＷＬの交差する部分に、ビット線ＢＬとワード線ＷＬの間に並列接続されたダイオード及びヒューズから構成されるメモリセルＭＣが配置される。 - 特許庁

A data storage part 21A is connected to the data bus 14, and configured to fetch and store the plurality of data output by the non-volatile memory 12 to the data bus 14 in response to the output command 19.例文帳に追加

データ保持部２１Ａは、データバス１４と接続され、出力指令１９に応答して不揮発性メモリ１２がデータバス１４に出力した複数のデータを取り込んで保持する。 - 特許庁

The interactive toy has a microphone, a speaker, a memory for preserving the toy identification codes and a communication interface for connection to a computer system, which is connected to the servers on the computer network.例文帳に追加

インタラクティブ玩具は、マイクロホン、スピーカ、玩具識別コード保存用のメモリ、コンピュータシステムとの連接用の通信インタフェースを具え、該コンピュータシステムがコンピュータネットワーク上のサーバーと連接されている。 - 特許庁

A nonvolatile memory 12 stores the encryption key 121, and stores a server flag 122 indicating that the encryption key 121 may be issued to the connected content recording/reproducing apparatus.例文帳に追加

不揮発性メモリ１２は、暗号鍵１２１を記憶すると共に、その暗号鍵１２１を接続されたコンテンツ記録再生装置に発行してもよいことを示すサーバフラグ１２２を記憶する。 - 特許庁

The flux reversal of magnetization of a reconfigurable micromagnetic logic element with a high impedance micromagnetic memory element, the magnetic logic element, and the spin field effect transistor connected in multiple-stage manner is obtained.例文帳に追加

高インピーダンスの微小磁気メモリ素子及び磁気論理素子やスピン電界効果トランジスタを多段に接続した再構成可能微小磁気論理素子の磁化反転が可能となる。 - 特許庁

To obtain an integrated circuit device which is connected with an external circuit in accordance with the specification of an external LSI and an external memory without prolonging the design period in order to set the delay time of a signal.例文帳に追加

信号の遅延時間を設定するために、設計期間の増大などを招くことなく、外部ＬＳＩ及び外部メモリなどの仕様に合わせて、外部回路に接続することができる。 - 特許庁

The memory cell includes a magnetic domain wall moving layer in which a magnetic domain wall moves, and a magnetization fixed layer which is connected to both respective ends of the magnetic domain wall moving layer and traps the magnetic domain wall in a periphery of either of both ends.例文帳に追加

メモリセルは、磁壁が移動する磁壁移動層と、磁壁移動層の両端部の各々に接続し、両端部のいずれかの近傍で磁壁をトラップする磁化固定層とを具備する。 - 特許庁

Each of the circuit blocks 30 comprises a memory cell part 11, a sense amplifier 22, and a pull-down transistor 23 which uses output of the sense amplifier 22 as a gate input and has a drain connected to the global bit line 50.例文帳に追加

各回路ブロック３０は、メモリセル部１１、センスアンプ２２、及びセンスアンプ２２の出力をゲート入力とし、ドレインがグローバルビット線５０に接続されたプルダウントランジスタ２３を含む。 - 特許庁

Control gates CG of a memory transistor MT are commonly connected in each row, potentials supplied to these control gate lines, bit lines, word lines are controlled by a potential control means (30, 40, 60, 100).例文帳に追加

メモリトランジスタＭＴの制御ゲートＣＧを各行で共通接続し、この線、ビット線、ワード線に供給する電位を電位制御手段（３０，４０，６０，１００）を制御する。 - 特許庁

Examples of storage places include: a local memory 12b in an accelerator; a main storage part 16; an auxiliary storage part 18; a storage part included in a server 28 connected through a communication part 26; and the like.例文帳に追加

記憶場所として、例えば、アクセラレータ内ローカルメモリ１２ｂや、主記憶部１６や、補助記憶部１８や、通信部２６を介して接続されたサーバ２８が備える記憶部が挙げられる。 - 特許庁

Thereby, the bit line BLj (or /BLj) corresponding to a 'L' level is connected to ground voltage GND through an acceleration circuit AC in the memory cells 11_i,_j, read-out speed is accelerated.例文帳に追加

これにより、メモリセル１１_i,j 中の加速回路ＡＣを介して“Ｌ”レベルに対応するビット線ＢＬｊ（または、／ＢＬｊ）が接地電圧ＧＮＤに接続され、読み出し速度が加速される。 - 特許庁

A memory core circuit group 16 controlled to activation and inactivation and a self-refresh oscillating circuit 19 being always active are connected to the third internal power source voltage generating circuit 13.例文帳に追加

第３の内部電源電圧生成回路１３は活性と非活性とに制御されるメモリコア回路群１６と常時活性のセルフリフレッシュ発振回路１９が接続されている。 - 特許庁

The CPU 2, both flash memories 3 and 4, the buffer memory 5, both memories 6 and 7 for logical/physical address conversion and the ECC circuit 8 are connected to one another through a system bus 11.例文帳に追加

ＣＰＵ２と、両フラッシュメモリ３、４と、バッファメモリ５と、両論理／物理アドレス変換用メモリ６、７と、ＥＣＣ回路８とは、システムバス１１を介して互いに接続されている。 - 特許庁

An emulation circuit 20 is connected by an information processor 10 including a CPU 11, a memory 12 and an I/O device 13, an address bus 31, a data bus 32 and a control bus 33.例文帳に追加

エミュレーション回路２０は、ＣＰＵ１１、メモリ１２およびＩ／Ｏ装置１３を含む情報処理装置１０と、アドレスバス３１、データバス３２およびコントロールバス３３により接続されている。 - 特許庁

The charger 10 is connected detachably to the communication terminal 20 which comprises a secondary battery 24 and a memory 26 and which utilizes a desired communication service by connecting an SIM card 60a.例文帳に追加

充電器１０は、二次電池２４とメモリ２６とを含みＳＩＭカード６０ａを接続して所望の通信サービスを利用する通信端末２０に対して着脱可能に接続する。 - 特許庁

Thus, the control circuit or element 4 is ON-operated, a destruction circuit 2 and a capacitor 3 for destruction are connected and the memory data of a semiconductor integrated circuit 1 are destroyed by the destruction circuit 2.例文帳に追加

これにより、制御回路乃至素子４がオン動作し、破壊回路２と破壊用キャパシタ３が接続され、破壊回路２によって半導体集積回路１のメモリデータが破壊される。 - 特許庁

A semiconductor integrated circuit 3 comprises a CPU 31, a memory interface 32, a digital broadcast processing section 33 connected to two tuners 2a, 2b for receiving one-seg broadcast, and a display controller 34.例文帳に追加

半導体集積回路３は、ＣＰＵ３１、メモリインターフェース３２、ワンセグ放送を受信する２個のチューナー２ａ、ｂに接続のデジタル放送処理部３３、表示コントローラ３４を具備する。 - 特許庁

The controller has a system interface connected to at least one external system end, a microprocessor for a processing system command, and a memory interface capable of exchanging data with the solid-state storage medium.例文帳に追加

該コントローラ内には少なくとも1個の外部システムエンドに接続するシステムインターフェース、処理システム指令のマイクロプロセッサ、該ソリッドステートストレージメディアとデータ交換が可能なメモリインターフェースを具える。 - 特許庁

The driving means comprises a wire 50 made of a shape memory alloy having one end and the other end mutually isolated and held by the frame body 4 and having an intermediate part connected to a part of the flapper 30.例文帳に追加

駆動手段は、一端及び他端が相互に絶縁状態で枠体４に保持されかつ、中間部がフラッパ３０の一部に連結された形状記憶合金製のワイヤ５０からなる。 - 特許庁

The issuance system 100 has a bus 130, a memory controller, bus interface units 116, 118, 120 and a BIU means is connected between the bus means and the DMAC means.例文帳に追加

この発行システム１００は、バス１３０と、メモリコントローラ１２２と、バスインターフェースユニット１１６，１１８，１２０を有し、ＢＩＵ段は、前記バス手段と前記ＤＭＡＣ手段との間に接続される。 - 特許庁

The monitor control unit 38 connected with the CPU 25 via a bus 26 displays on a monitor 17 image data of a memory card 14 according to the printing condition set by the operation panel 3.例文帳に追加

一方、モニタ制御部３８はバス２６を介してＣＰＵ２５に接続され、操作パネル３で設定された印刷条件に沿ってメモリーカード１４の画像データをモニタ１７に画像表示する。 - 特許庁

The VDD and VSS lines 2a and 2b are electrically connected to the VDD line 2a and VSS line 2b in a third layer through contact sections 6a and 6b provided in each memory cell.例文帳に追加

これら補助Ｖ_DD線５ａおよび補助Ｖ_SS線５ｂは、メモリセル内に設けたコンタクト部６ａ，６ｂを介して第３層目のＶ_DD線２ａ，Ｖ_SS線２ｂに対して電気的に接続されている。 - 特許庁

Thus, the control circuit or element 4a is operated by turning-on, a destroying circuit 2 is connected to a destruction capacitor 3 and memory data of a semi-conductor integrated circuit 1 is destroyed by the destroying circuit 2.例文帳に追加

これにより、制御回路乃至素子４ａがオン動作し、破壊回路２と破壊用キャパシタ３が接続され、破壊回路２によって半導体集積回路１のメモリデータが破壊される。 - 特許庁

This device further comprises a RAM measuring block 13 having a shared memory 16 and realizing a RAM monitoring function to the first block 2 by being connected to the bus 12 and the RAM measuring device 14.例文帳に追加

共有メモリ１６を具備し、バス１２とＲＡＭ計測装置１４とに接続されて、第１ブロック２に対するＲＡＭモニタ機能を実現するＲＡＭ計測ブロック１３が設けられる。 - 特許庁

The plotting circuit is provided with a data buffer 42 directly connected to the input/output terminals of a video memory 20, and the reading of plotting pattern data and the writing of the plotting pattern data in a plotting area are performed as a series of operations.例文帳に追加

ビデオメモリ２０の入出力端に直結させてデータバッファ４２を備え、描画パターンデータの読み出しと描画領域への書き込みとを一連の動作として実行させる。 - 特許庁

The extended apparatus 220 is electrically connected to the controller 210 and one or more flash memory devices 230 and 231, and configured to temporarily store data, and to ensure consistency of the data, and to show the processing state.例文帳に追加

拡張器２２０は、コントローラー２１０と一つ以上のフラッシュメモリ装置２３０、２３１に電気的に接続されて、データを一時的に保存し、データを整合して、処理状態を示す。 - 特許庁

A memory 130 is connected to the plural data channels and stores the data group as a data block, each including at least one data group and these data blocks are successively sent out.例文帳に追加

メモリ（１３０）が複数のデータ・チャネルに結合され、各々少なくとも１つのデータ・グループを含むデータ・ブロックとしてデータ・グループを格納し、これらデータ・ブロックを順次出力する。 - 特許庁

A programmable logic circuit 2 is connected to the computer system, and an interface circuit or interface conversion circuit, a controller and the like are constituted in the inner part, whereby an optional kind of memory is made connectable.例文帳に追加

コンピュータシステムにプログラマブル論理回路２を接続し、内部にインターフェース回路やインターフェース変換回路、コントローラ等を構成することにより、任意の種類のメモリを接続可能とする。 - 特許庁

A data processor is provided with: a plurality of modules connected like a ring for processing data according to a predetermined sequence; and a shared memory for storing a parameter to be used for the data processing.例文帳に追加

データ処理装置は、リング状に接続され、所定の順番に従ってデータを処理する複数のモジュールと、データの処理に用いるパラメータを格納する共有メモリとを有する。 - 特許庁

To provide a semiconductor device having a memory mixedly mounted such that a wiring layer has the same height between a capacity plate upper surface where a plurality of capacity parts are connected and a logic part, and a method of manufacturing the semiconductor device.例文帳に追加

複数の容量部が接続された容量プレート上面とロジック部とで配線層の高さを同じにするメモリ混載の半導体装置、および製造方法を提供する。 - 特許庁

To provide a semiconductor memory testing a margin concerning a read operation in a short testing period of time even when a keeper circuit is connected to a bit line, and also to provide a testing method thereof.例文帳に追加

ビット線にキーパー回路を接続しても、読み出し動作に関するマージンを短いテスト時間で検査することのできる半導体記憶装置およびその試験方法を提供する。 - 特許庁