「memory connected」に関連した英語例文の一覧と使い方(49ページ目) - Weblio英語例文検索

When a USB memory 16 is mounted on a personal computer 18, a learning game is executed by a program file 44 stored in a flash memory chip 42, then a picture to promote the connection of the game result to a Web site for analysis is displayed, and when a user clicks a connection button, it is connected through a Web browser 40 to a Web server 12.例文帳に追加

USBメモリ16をパソコン18に装着すると、フラッシュメモリチップ42に格納されたプログラムファイル44によって学習ゲームが実行され、その後でゲーム結果の分析用Webサイトへの接続を促す画面が表示され、ユーザが接続ボタンをクリックするとWebブラウザ40を介してWebサーバ12に接続される。 - 特許庁

A write dummy bit is constituted of a first dummy line and a second dummy line corresponding to complementary bit lines of a memory array and a plurality of first dummy cells which are formed in the same form as a static type memory cell and a write current path is connected between the first dummy line and the second dummy line.例文帳に追加

メモリアレイの相補ビット線に対応した第１ダミー線と第２ダミー線と、スタティック型メモリセルと同じ形態で形成され、書き込み電流経路が上記第１ダミー線と第２ダミー線との間に接続された複数の第１ダミーセルとで書き込みダミービットを構成する。 - 特許庁

This recording and reproducing device is equipped with: a nonvolatile memory 52 which is constituted to be attachable and detachable to and from a main body of the recording and reproducing device and stores disk retrieving information for each optical disk D; and a display panel P displaying disk retrieving information in the connected nonvolatile memory 52.例文帳に追加

記録再生装置は、記録再生装置本体に対して着脱可能に構成され、光ディスクＤごとのディスク検索情報を記憶する不揮発性メモリ５２と、接続されている不揮発性メモリ５２におけるディスク検索情報を表示する表示パネルＰとを備える。 - 特許庁

A memory cell array is configured three-dimensionally by arranging a plurality of memory cells comprising a transistor formed on a semiconductor substrate and a variable resistor element connected between the source and drain terminals of the transistor and the resistance value of which varies at voltage application in the longitudinal direction and in an array.例文帳に追加

半導体基板上に形成されたトランジスタと前記トランジスタのソース・ドレイン端子間に接続された電圧印加によって抵抗値が変化する可変抵抗素子とを備えてなるメモリセルを縦方向、さらにアレイ状に複数個配置して３次元的にメモリセルアレイを構成する。 - 特許庁

A plurality of the video cameras are connected to the personal computer 3 via a USB hub 6 and image data photographed by the one video camera 101 and stored in the memory card are easily written (copy and move) in a memory card of the other video camera 102 without the need for using exclusive software.例文帳に追加

複数のビデオカメラをＵＳＢハブ６を介してパソコン３に接続することにより、一方のビデオカメラ１０１で撮影しメモリカードに保存した画像データを、他のビデオカメラ１０２のメモリカードに対して書き込む（複製や移動）操作を、専用のソフトウェアを用いず、かつ容易に行うことができる。 - 特許庁

That is to say, the contacts 120 in the upper tier other than the chip-selecting contact 120A and the contacts 110 in the lower tier are electrically connected to each other in the connector 100 for a memory card, whereby the number of electrical connection parts between the connector 100 for a memory card and the printed circuit board 12 is reduced.例文帳に追加

つまり、チップセレクト用コンタクト１２０Ａを除き、上段のコンタクト１２０と下段のコンタクト１１０とを、メモリーカード用コネクタ１００内で電気的に接続することで、メモリーカード用コネクタ１００とプリント基板１２との電気的な接続箇所が少なくなっている。 - 特許庁

A comparator circuit 5, connected to the bit-line BL, through which the memory cell information is transmitted, compares a voltage value corresponding to the current value flowing through the bit-line BL driven by the load circuit 4, with a reference voltage and read out the value for the memory cell information from its output terminal.例文帳に追加

コンパレータ回路５は、メモリセル情報が伝達されるビット線ＢＬと接続されており、負荷回路４により駆動されてビット線ＢＬに流れる電流値に対応する電圧値を所定の基準電圧値と比較して、その出力端からメモリセル情報の値を読み出す。 - 特許庁

In the logging device 20, the peripheral temperature data sent from the radio communication IC tag by a sensor are stored and held in a memory 24, and thereafter, when the information processing device 40 is connected, the peripheral temperature data stored and held in the memory 24 are outputted to the information processing device 40.例文帳に追加

ロギング装置２０においては、センサ付き無線ＩＣタグ１０から送信されてきた周囲温度データをメモリ２４に記憶・保持しておき、その後、情報処理装置４０が接続された場合に、メモリ２４に記憶・保持された周囲温度データを情報処理装置４０に出力する。 - 特許庁

A video signal processor 10 comprising a video input circuit unit 11, a frame memory unit 12, a CPU 13, a memory control unit 14 and a composition unit 15 as a basic configuration is made into a module, and modules as many as inputs of video signals are cascade connected to obtain a multiple-screen display device.例文帳に追加

ビデオ入力回路部１１、フレームメモリ部１２、ＣＰＵ１３、メモリ制御部１４および合成部１５を基本構成とする映像信号処理装置１０をモジュール化し、このモジュールを映像信号の入力数に対応した数だけカスケード接続してマルチ画面の表示装置を実現する。 - 特許庁

The magnetic memory element 10 is provided with wires connected to the first, second, and third magnetic layers 1, 2, 3, respectively, and the magnetic memory elements 10 are arranged near the intersections of the wires to form the magnetic storage device.例文帳に追加

また、この磁気記憶素子１０と、第１の磁性層１側に接続された配線と、第２の磁性層２側に接続された配線と、第３の磁性層３側に接続された配線とを有し、これら配線の交差点付近に磁気記憶素子１０が配置された磁気記憶装置を構成する。 - 特許庁

A main control section 1 of a digital composite device 20 performs controlling such that in the case where a predetermined memory medium is connected thereto when print data is received, the received print data is converted to image data in a predetermined file format, and then the image data is transferred to the memory medium to be stored.例文帳に追加

ディジタル複合装置２０の主制御部１は、プリントデータを受信したときに所定の記憶媒体が接続されているとき、受信したプリントデータを所定のファイル形式の画像データに変換した後、上記記憶媒体に転送して記憶するように制御する。 - 特許庁

While the memory 113 stores the text data and the image data in this way, when the adaptor 200 is connected to the PHS 100 by a cable 300, the data are read from the memory 113 and are sent automatically to the adaptor 200 and used by the adaptor 200.例文帳に追加

このように、メモリ１１３にテキストデータや画像データが記憶されている状態で、ケーブル３００によってＰＨＳ１００にアダプタ２００が接続されるとき、これらのデータは、メモリ１１３より読み出されて自動的にアダプタ２００に送出され、アダプタ２００で利用される。 - 特許庁

When the set display device 1 is connected to the attachable and detachable adapter 33, the image program is transferred to a first memory 7 in the set display device 1 from the third memory 37, and setting/display information is subsequently communicated between the set display device 1 and the programmable controller 15.例文帳に追加

そして設定表示装置１と脱着式アダプタ３３を接続すると、第三メモリ３７から設定表示装置１内の第一メモリ７に画面プログラムが転送され、その後、設定表示装置１とプログラマブルコントローラ１５間で設定・表示情報の交信が行われる。 - 特許庁

A copier connected with an external computer 501 via a network comprises a hard disk 306, and a memory box area 306b including a plurality of memory boxes and a temporary area 306a wherein image data can be temporarily stored, exist in the hard disk 306.例文帳に追加

外部コンピュータ５０１とネットワークを介して接続されている複写装置に、ハードディスク３０６が備えられており、ハードディスク３０６内には、複数のメモリボックスを有するメモリボックス領域３０６ｂと一時的に画像データを格納できるテンポラリ領域３０６ａが存在する。 - 特許庁

While communication channels equivalent to the entire number of a mobile station 13 are allocated to a memory switch 20, a channel concentration switch 19 for a base station is provided for concentrating communication channel in a plurality of base stations, and the concentrated communication channels are connected to the communication channels that are allocated to the memory switch 20.例文帳に追加

メモリスイッチ２０に対して移動局１３の総数分の通話チャネルを割り当てる一方、複数の基地局１４における通話チャネルを集線する基地局用集線スイッチ１９を設けて、その集線した通話チャネルをメモリスイッチ２０に割り当てた通話チャネルと接続する。 - 特許庁

A state machine 14 is made non-activation by a control signal from the outside of a chip, a flash control bus 15 is taken out to the outside, and a microcomputer 16 for test in which a memory storing a test program is incorporated or to which the memory is externally attached is connected, and tests of peripheral circuits and storage regions are performed.例文帳に追加

チップ外部よりの制御信号によりステートマシーン１４を非活性とし、フラッシュ制御バス１５を外部に取り出し、テストプログラムを格納するメモリを内蔵するまたは該メモリが外付けされる検査用マイコン１６を接続して、周辺回路および記憶領域の検査を行う。 - 特許庁

During execution of forming operation in which the resistance state of a variable resistance element VR is set to a transition-enabled state with respect to a selection memory cell MC_11, the isolation latches 63, 83 brings the bit lines BL_0 and the word lines WL_2 to which a defective memory cell CPF is connected into a floating state.例文帳に追加

アイソレーションラッチ６３、８３は、選択メモリセルＭＣ＿１１に対して可変抵抗素子ＶＲの抵抗状態を遷移可能にするフォーミング動作を実行する際に、欠陥メモリセルＣＰＦが接続されたビット線ＢＬ＿０及びワード線ＷＬ＿２をフローティング状態にする。 - 特許庁

Interface circuits 131a and 132a for direct input and an interface circuit 134a for direct output are connected to the data bus 118 of a microprocessor 111 having a non-volatile memory 112 in which a control program or the like is stored and an RAM memory 113 for arithmetic processing.例文帳に追加

制御プログラム等が格納された不揮発メモリ１１２と演算処理用ＲＡＭメモリ１１３を有するマイクロプロセッサ１１１のデ−タバス１１８には、直接入力用インタフェ−ス回路１３１ａ、１３２ａ、直接出力用インタフェ−ス回路１３４ａが接続される。 - 特許庁

When any transistor for a memory cell is selected for reading data, the application state of the voltage of metal wiring adjacent to the metal wiring being connected to a sense amplifier circuit is set equally, thus requiring that a direction flowing to a selected transistor for the memory cell should be controlled.例文帳に追加

メモリセル用トランジスタのいずれを選択して、データの読み出しを行う場合においても、センスアンプ回路に接続される金属配線に隣接する金属配線の電圧の印加状態を同様とするため、選択されたメモリセル用トランジスタに流れる向きを制御する必要がある。 - 特許庁

This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.例文帳に追加

メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁

Further, in case of power down, a sense amplifier 29 for the specified core memory cell is disconnected from a master latch circuit 112, and that amplifier is connected to a slave latch circuit 114 for the purpose of guaranteeing data sensed by the core memory during a read operation and applies a preceding sense amplifier output to an I/O buffer 116.例文帳に追加

さらにパワーダウンでは特定のコアメモリセルのためのセンスアンプ２９はマスタラッチ回路１１２から切断され、それは読出動作中にコアメモリでセンスされたデータを保証するためにスレーブラッチ回路１１４に接続され前のセンスアンプ出力をＩ／Ｏバッファ１１６に与える。 - 特許庁

The high speed memory interfaces of the semiconductor devices are tested in such a manner that same signals of bidirectional high speed signal line are connected with each other between two semiconductor devices having the high speed memory interfaces and one semiconductor device is caused to perform a writing operation while the other semiconductor device is caused to perform a reading operation.例文帳に追加

高速メモリインタフェースを持つ２つの半導体装置間において、双方向高速信号線の同じ信号同士を接続し、一方の半導体装置は書き込み動作をさせ、他方の半導体装置は読み出し動作させてこれら半導体装置の高速メモリインタフェースを試験する。 - 特許庁

The nonvolatile semiconductor memory device includes: a plurality of first wiring and second wiring intersecting each other; a memory cell array including the plurality of memory cells connected to each intersection part of the plurality of first wiring and second wiring; and a first wiring control circuit and second wiring control circuit for respectively selecting the first wiring and second wiring to supply voltage and current required for a reset operation or set operation of the memory cells.例文帳に追加

不揮発性半導体記憶装置は、互いに交差する複数の第１配線及び第２配線、これら複数の第１配線及び第２配線の各交差部に接続された複数のメモリセルからなるメモリセルアレイと、前記第１配線及び第２配線をそれぞれ選択し、前記メモリセルのリセット動作又はセット動作に必要な電圧又は電流を供給する第１配線制御回路及び第２配線制御回路とを備える。 - 特許庁

The non memory part comprises a dummy conductive film 65 having a part in the same layer as at least one of a plurality of electrode films; a dummy select gate electrode SGd in the same layer as the select gate electrode; a contact electrode connected to the dummy conductive film; and a contact electrode connected to the dummy select gate electrode.例文帳に追加

非メモリ部は、複数の電極膜の少なくとも１つと同層の部分を含むダミー導電膜６５と、選択ゲート電極と同層のダミー選択ゲート電極ＳＧｄと、ダミー導電膜に接続されたコンタクト電極と、ダミー選択ゲート電極に接続されたコンタクト電極と、を含む。 - 特許庁

The pressure detector 10 may have a processor 10 connected operably to the coherent light source 12 and the image sensor 30, and a memory 105 connected to the processor 100 and having an operation command for executing the pressure detecting method concerned in the present invention.例文帳に追加

圧力検知装置１０は、コヒーレント光源１２及びイメージセンサ３０に対して動作可能に接続されるプロッセッサ１００と、プロセッサ１００に対して動作可能に接続され、本発明に係る圧力検知方法をプロセッサ１００に実行させる動作命令を有するメモリ１０５を有してもよい。 - 特許庁

For example, respective memory cells (e.g. MCO) are composed of two NMOS transistors (MN40t, MN40b), a drain of the MN40t is connected to a bit line BLTm being as one complementary bit line, and a drain of the MN40b is connected to a bit line BLBm as the other complementary bit line.例文帳に追加

例えば、各メモリセル（例えばＭＣ０）を２個のＮＭＯＳトランジスタ（ＭＮ４０ｔ，ＭＮ４０ｂ）で構成し、ＭＮ４０ｔのドレインを相補ビット線の一方となるビット線ＢＬＴｍに接続し、ＭＮ４０ｂのドレインを相補ビット線の他方となるビット線ＢＬＢｍに接続する。 - 特許庁

'A radio transmission reception section 4, a communication controller 5 and a memory 6' controlled compositely by a CPU 3 are connected to a terminal 1, an antenna 2 is connected to this radio transmission reception section 4 and the system is provided with base stations 7-1-7-n controlled compositely by a control section 8.例文帳に追加

端末機１にはＣＰＵ３によって複合的に制御される「無線送受信部４、通信コントローラ５、メモリ６」が接続され、この無線送受信部４にアンテナ２が接続され、制御部８によって複合的に制御される複数の基地局７-1〜基地局７-nが設けられている。 - 特許庁

The monitor and control apparatus 1 includes: a communication block including network processors 13a, 13b and 14 connected to a bus circuit 16 via a bus buffer 15; and a control block including a controller 18, a memory 19 and data memories 20a, 20b and 21 connected to a bus circuit 17.例文帳に追加

監視制御装置１は、バスバッファ１５を挟んで、バス回線１６に接続されたネットワーク処理部１３ａ，１３ｂ，１４による通信用ブロックと、バス回線１７に接続された制御部１８、メモリ部１９、及びデータメモリ部２０ａ，２０ｂ，２１による制御用ブロックとを、備える。 - 特許庁

The semiconductor device includes: bit lines (GBLL) connected to memory cells; sense amplifiers (SA) which are amplifiers connected to respective bit lines; local input/output lines (LIOT); input/output ports (IOP) which are local column switches; column selection lines (YS0); and global column switches (Q20, Q21).例文帳に追加

本発明の半導体装置は、メモリセルに接続されたビット線（ＧＢＬＬ）と、各ビット線に接続された増幅器であるセンスアンプ（ＳＡ）と、ローカル入出力線（ＬＩＯＴ）と、ローカルカラムスイッチである入出力ポート（ＩＯＰ）と、カラム選択線（ＹＳ０）と、グローバルカラムスイッチ（Ｑ２０、Ｑ２１）とを備えている。 - 特許庁

The lower electrode film 14 has an area to be electrically connected with a contact plug 11, provided on one of the source or the drain of a memory cell transistor 40, formed to downwardly protrude, has a form to be embedded on the upper part of the contact plug and is connected to the contact plug 11 via a reaction preventing film 13.例文帳に追加

下部電極膜１４は、メモリセルトランジスタ４０のソース及びドレインの一方の上部に設けられるコンタクトプラグ１１と電気的に接続される部分が下に凸となりコンタクトプラグ上部に埋め込まれる形状を有し、反応防止膜１３を介してコンタクトプラグ１１に接続される。 - 特許庁

In a connecting module, a universal serial bus (USB) memory or an input/output device, connected to a mobile communication terminal, can be selectively connected to a single connecting module provided in the mobile communication terminal, rather than requiring different exclusive connecting modules.例文帳に追加

接続モジュールは、移動体通信端末に接続されるユニバーサルシリアルバス（ＵＳＢ）メモリ又は入出力デバイスが、相互に異なる排他的な接続モジュールを必要とせずに、移動体通信端末に備えられた単一の接続モジュールに選択的に接続することが可能である。 - 特許庁

To prevent a decrease of a printing throughput even when any device is connected in layout printing of printing side by side in a main scanning direction a plurality of images stored in memory cards or external storage devices while a plurality of the different external storage devices are connected.例文帳に追加

異なる外部記憶装置が複数接続され、メモリカードや、外部記憶装置に保存されている複数の画像を、主走査方向に並べて印刷するレイアウト印刷において、どのような装置が接続されても、印刷スループットの低下を阻止することができるようにするものである。 - 特許庁

Althrough NOMS 1 and DMOS (depression-type NMOS) 2 being connected to a data cell row 30A in series as a memory cell allow a cell current Icell to flow, the NMOS 1 and DMOS 2 are alternately connected to current paths 30-1 and 30-2 for generating a reference current Iref.例文帳に追加

データセル列３０Ａに直列にメモリセルとして接続されたＮＭ０Ｓ１及びＤＭ０Ｓ（デプレッション型のＮＭ０Ｓ）２は、セル電流Ｉcellを流すが、参照電流Ｉref を生成する電流パス３０−１及び３０−２には、ＮＭ０Ｓ１及びＤＭ０Ｓ２が交互に接続されている。 - 特許庁

In the computers 100-1 to N, a processor 101, memory 102, an I/O device 103, a disk control mechanism 104, a computer connecting network adaptor 130 and a disk request processing part 110 are connected to a system bus 105, and disks 106-1 to N are connected to the disk control mechanism 104.例文帳に追加

計算機１００−１〜Ｎは、プロセッサ１０１、メモリ１０２、Ｉ／Ｏ装置１０３、ディスク制御機構１０４、計算機結合網アダプタ１３０、ディスク要求処理部１１０がシステムバス１０５に結合し、ディスク１０６−１〜Ｎがディスク制御機構１０４に接続して構成される。 - 特許庁

The memory cells MC (m, n) and MC (m+1, n) have the magnetic tunnel junction elements MR1 and MR11 respectively connected with the word lines WLn at one end, and connected with the bit lines BLm and BLm+1 at the other end of the magnetic tunnel junction elements MR1 and MR11.例文帳に追加

メモリセルＭＣ（ｍ，ｎ）およびＭＣ（ｍ＋１，ｎ）は、ワード線ＷＬｎにそれぞれの一方端が接続された磁気トンネル接合素子ＭＲ１およびＭＲ１１を有し、磁気トンネル接合素子ＭＲ１およびＭＲ１１のそれぞれの他方端は、ビット線ＢＬｍおよびＢＬｍ＋１に接続されている。 - 特許庁

A semiconductor device comprises a DRAM 30, a cache memory 14 for retaining data of the DRAM 30, a CPU 12 connected with a bus 11, and a DRAM control circuit 16 connected between the bus 11 and DRAM 30 and performs access control to the DRAM 30 according to the access instruction transmitted from the bus 11.例文帳に追加

半導体装置は、DRAM３０と、このDRAM３０のデータを保持するためのキャッシュメモリ１４と、バス１１に接続されたCPU１２と、バス１１とDRAM３０との間に接続され、バス１１から送られてくるアクセス指示に従い、DRAM３０に対してアクセス制御を行うDRAM制御回路１６とを備えている。 - 特許庁

The programs of hosts 1 to 3 connected by a LAN are respectively provided with mouse monitoring processes C1 to C3 and extension mouse drivers B1 to B3, mouse transition areas a1 to a3 are prepared in the screen edge part by the bitmap memory of each host, and a mouse is connected to the extension mouse drivers B1 to B3 through a distributor.例文帳に追加

ＬＡＮで接続されたホスト１〜３のプログラムにそれぞれマウス監視プロセスＣ１〜Ｃ３と拡張マウスドライバＢ１〜Ｂ３を設けると共に、各ホストのピットマップメモリによる画面の端部にマウス遷移エリアａ１，ａ２，ａ３を設け、拡張マウスドライバＢ１〜Ｂ３に分配器を介してマウスを接続する。 - 特許庁

The memory portion 15 stores first corresponding information in which address information of a VM connected to a port 20 and information indicating a logical network are associated with each other; and second corresponding information in which information indicating the port and information indicating the logical network including the VM connected to the port are associated with each other.例文帳に追加

記憶部１５は、ポート２０に接続されたＶＭのアドレス情報と論理ネットワークを示す情報とを対応付けた第一の対応情報、ポートを示す情報とポートに接続されたＶＭが属する論理ネットワークを示す情報とを対応付けた第二の対応情報を記憶する。 - 特許庁

To provide an image processor to which a plurality of kinds of image inputting devices can be connected and image data is entered from the image inputting devices connected that permits an efficient input of image data, and a control method therefor, and a computer-readable memory.例文帳に追加

複数種類の画像入力装置と接続でき、接続される画像入力装置から画像データを入力する画像処理装置において、画像データを効率的に入力することができる画像処理装置及びその制御方法、コンピュータ可読メモリを提供する。 - 特許庁

Memory cell plate versus 11 and 15, and between 13 and 17, 12 and 16, and 14 and 18 are respectively connected by correspondent input/output buses and respectively connected to a pad 1, to which I/O terminals are allocated in the state of shift, by correspondent input/output buses.例文帳に追加

メモリセルプレート対１１及び１５と１３及び１７との間、及び、１２及び１６と１４及び１８との間は、対応する入出力バスで夫々接続され、Ｉ／Ｏ端子がシフト状割り付けされたパッド１に、対応する入出力バスで夫々接続される。 - 特許庁

Peripheral devices such as cameras 5A, 5B, 5C, a recorder body 1, monitors 6, 8, an operating section 7, and an auxiliary memory are connected on coaxial cables 3 and the coaxial cables 3 are connected in tree thus constituting a network where the recorder body 1 serves as a host terminal.例文帳に追加

カメラ５Ａ，５Ｂ，５Ｃ、記録装置本体１、モニター６，８、操作部７及び補助記憶装置等の周辺機器の各々を同軸ケーブル３上に接続し、且つ、同軸ケーブル３の各々をツリー状に接続することで、記録装置本体１をホスト端末とするネットワークを構成する。 - 特許庁

A plurality of DSP (digital signal processors) 1-2, a bus protocol conversion function part 3 connecting data buses of various protocols, and a flash ROM 5 are connected to a data bus 11, and an external storage device 4 including a volatile memory is connected to the bus protocol conversion function part 3 to constitute a DSP card 13.例文帳に追加

複数のＤＳＰ（デジタルシグナルプロセッサ）１〜２と、種々のプロトコルのデータバスを接続するバスプロトコル変換機能部３と、フラッシュＲＯＭ５がデータバス１１に接続され、揮発性のメモリからなる外部記憶装置４が、バスプロトコル変換機能部３に接続されてDSPカード１３を構成している。 - 特許庁

Connection information for an access point 10 and authentication information of a terminal 12 to be connected by the wireless LAN are set in response to an indication from an access point setting terminal 14, and a memory card 18 wherein the set information and authentication information are copied is connected to the terminal 12 to set the terminal.例文帳に追加

アクセスポイント設定用端末１４からの指示によりアクセスポイント１０の接続情報と無線ＬＡＮで接続する端末１２の認証情報を設定し、この設定情報と認証情報を複写したメモリカード１８を端末１２に接続して端末１２の設定を行う。 - 特許庁

A system for acquiring a list of housed objects is provided with a controller 6 stored in the refrigerator, a memory 2 connected to the controller 6 and storing food stuff list information, and a transmission controller 5 connected to the controller 6 and the Internet network to transmit the food stuff list information to the Internet network.例文帳に追加

冷蔵庫に格納されている制御装置６と、制御装置６に接続され食料品リスト情報を蓄積しているメモリ２と、制御装置６とインタネット網とに接続され食料品リスト情報をインタネット網へ送出する伝送制御装置５とを備えるようにする。 - 特許庁

In a select transistor section of a ferroelectric memory 40, a capacitor electrode film 7 is connected to a bit line BL via a via 10 as a bit line contact BLC1, and is provided as jumper wiring CD11 connected to a via 6 formed on a source/drain region 2.例文帳に追加

強誘電体メモリ４０では、セレクトトランジスタ部にはビット線コンタクトＢＬＣ１としてのビア１０を介してビット線ＢＬに接続され、ソース／ドレイン領域２上に形成されるビア６に接続されるジャンパー配線ＣＤ１１としてのキャパシタ電極膜７が設けられる。 - 特許庁