「memory connected」に関連した英語例文の一覧と使い方(48ページ目) - Weblio英語例文検索

The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.例文帳に追加

ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁

The resistance change memory device includes a number of memory cells, each having two transistors parallel connected between the first node and connection node and a variable resistance element at least in two different resistance states with its one end connected to the connection node, and arranged in a matrix consisting of a first axis and a second axis; and a number of bit lines BL.例文帳に追加

抵抗変化型メモリ装置は、第１ノードと接続ノードとの間に並列接続された２つのトランジスタと、一端を接続ノードと接続され且つ抵抗値が異なる少なくとも２つの状態を有する抵抗変化素子と、を各々が具備し、第１軸および第２軸からなる行列状に配置された複数のメモリセルＭＣと、複数のビット線ＢＬと、を含んでいる。 - 特許庁

When the computer 2 can read programs in a USB memory 4 (that is, the USB memory 4 is connected to the computer 2), the computer 2 executes both a network setting change program for changing predetermined network setting information to network setting information for being connected to the projector 3 and an image data transfer program for transmitting image data to the projector 3.例文帳に追加

コンピュータ２がＵＳＢメモリ４内のプログラムを読み取り可能になったとき（即ち、コンピュータ２にＵＳＢメモリ４が接続されたとき）に、コンピュータ２は、所定のネットワーク設定情報をプロジェクタ３に接続されるためのネットワーク設定情報に変更するためのネットワーク設定変更プログラムと、プロジェクタ３へ画像データを送信するための画像データ転送プログラムの双方を実行する。 - 特許庁

In a semiconductor memory device, each memory cell includes two inverters respectively composed of first conductivity type driving transistors Qn1, Qn2 and second conductivity type load transistors Qp1, Qp2 which are electrically connected in series between a first power voltage supply line VDD and a second power voltage supply line VSS and of which gates are connected in common and cross-connecting input and output.例文帳に追加

第１の電源電圧供給線ＶＤＤと第２の電源電圧供給線ＶＳＳとの間に電気的に直列接続されてゲートが共通に接続された第１導電型の駆動トランジスタＱｎ１,Ｑｎ２と第２導電型の負荷トランジスタＱｐ１,Ｑｐ２とからそれぞれが構成され、入力と出力が交叉して接続された２つのインバータをメモリセルごとに有する。 - 特許庁

Each of the memory blocks 11 are provided with: a common data bus line pair DB and /DB connected through a switch transistor 16; a read-and-write amplifier 14 which reads and writes data to each of the memory blocks 11 through the common data bus line pair; and an SRAM cell 19 electrically connected to each common data bus line pair through the switch transistor.例文帳に追加

各メモリブロック１１にはスイッチトランジスタ１６を介して接続される共通データバス線対ＤＢ，／ＤＢと、各メモリブロック１１に対して共通データバス線対を介してデータの読み出し動作及び書き込み動作を行なうリードライトアンプ１４が設けられ、各共通データバス線対とそれぞれスイッチトランジスタを介して電気的に接続されるＳＲＡＭセル１９が設けられている。 - 特許庁

The ferroelectric memory device is provided with; first and second bit lines to which a plurality of memory cells are connected; a sense amplifier connected to the first and the second bit lines; and a switch which disconnects at least one of the first and the second bit lines from the sense amplifier when the first and the second bit lines are in a short circuit state.例文帳に追加

複数のメモリセルが接続された第１のビット線及び第２のビット線と、第１のビット線及び第２のビット線に接続されたセンスアンプと、第１のビット線と第２のビット線が短絡状態にあるときに、第１のビット線及び第２のビット線の少なくとも一方をセンスアンプから切り離すスイッチと、を備えたことを特徴とする強誘電体メモリ装置。 - 特許庁

When readout is performed from a memory cell connected to the above first subbit line, the above third hierarchical switch changes from conductive state to non-conductive state, and the above first precharge circuit ends precharge after the above third hierarchical switch becomes the non-conductive state and before a selected wordline connected to the memory cell to which the above readout is performed becomes active.例文帳に追加

前記第１の副ビット線に接続されているメモリセルから読み出しが行われる場合において、前記第３の階層スイッチは、導通状態から非導通状態になり、前記第１のプリチャージ回路は、前記第３の階層スイッチが非導通状態となった後、かつ、前記読み出しが行われるメモリセルに接続された選択されたワード線がアクティブになる前に、プリチャージを終了する。 - 特許庁

In the contact program type mask ROM where the drain contact of a part of cell transistors in a memory cell array is connected to a bit line 1 through a repeating pattern 3 and a via plug 2, adjacent via plugs are connected to a bit-line direction wiring layer 3a in common when a plurality of via plus connected to the same bit line are continuously adjacent in the bit line direction.例文帳に追加

メモリセルアレイにおける一部のセルトランジスタのドレインコンタクトが中継用パターン部３とビアプラグ２を経てビット線１に接続されるコンタクトプログラム方式のマスクROM において、同一ビット線に接続される複数のビアプラグがビット線方向に連続して隣り合う場合に、隣り合うビアプラグがビット線方向の配線層３ａにより共通に接続されている。 - 特許庁

Each of the plurality of memory cells comprises: a latch having two inverters in which an input node and an output node of one inverter are connected to an output node and an input node of the other inverter respectively; a first switch that is connected in series with the latch between a first power supply and a second power supply; and a second switch that is connected in parallel with the first switch.例文帳に追加

前記複数のメモリセルは、それぞれ、一方の入力ノード及び出力ノードが他方の出力ノード及び入力ノードにそれぞれ接続された２つのインバータを有するラッチと、第１電源と第２電源との間に前記ラッチと直列に接続された第１スイッチと、前記第１スイッチと並列に接続された第２スイッチとを有する。 - 特許庁

A bottom electrode BE of a ferroelectric capacitor FC in a memory cell MC to be connected to plate lines PL, /PL is connected to an active area AA through a contact between the bottom electrode-active area, and the active area is connected to the plate line formed by the metal wiring layer through a contact cAA-M1 between the active area-metal wiring.例文帳に追加

プレート線ＰＬ，／ＰＬに接続されるメモリセルＭＣにおける強誘電体キャパシタＦＣの下部電極ＢＥを、下部電極−拡散層間コンタクトを介して拡散層ＡＡに接続し、上記拡散層は、拡散層−金属配線間コンタクトｃＡＡ−Ｍ１を介して、金属配線層で形成されるプレート線に接続した。 - 特許庁

A semiconductor memory device includes; an n-channel type MOSFET1 whose drain and gate are connected to an external power supply (VEXT) and whose source is connected to a back gate; and a detection part which detects the application of external power supply based on a node connected to the source and back gate of the n-channel type MOSFET and the electric potential of the node.例文帳に追加

この半導体記憶装置は、外部電源（ＶＥＸＴ）にドレインおよびゲートが接続されるとともに、ソースをバックゲートに接続したｎチャネル型ＭＯＳＦＥＴ１と、ｎチャネル型ＭＯＳＦＥＴのソースおよびバックゲートに接続されたノードと、ノードの電位をもとに外部電源の投入を検出する検出部とを具備する。 - 特許庁

This ferroelectric memory is provided with bit lines, word lines arranged so as to intersect to the bit lines, and a memory cell 1 arranged between the bit lines and the word lines and comprising a ferroelectric capacitor 2 and one diode 3 connected to the ferroelectric capacitor 2 in series.例文帳に追加

この強誘電体メモリは、ビット線と、ビット線と交差するように配置されたワード線と、ビット線とワード線との間に配置され、強誘電体キャパシタ２と強誘電体キャパシタ２に直列に接続された１つのダイオード３とを含むメモリセル１とを備えている。 - 特許庁

An upper face part 142 of the housing 140 is arranged in opposition to one of the faces 20a having an electrode 21 fitted of a memory card 20 contained in the container part 103, and a contact 130 electrically connected to the electrode 21 of the memory card 20 is arranged by insert molding.例文帳に追加

ハウジング１４０の上面部１４２は、収容部１０３に収容されたメモリカード２０において電極２１が配設された一方の面２０ａに対向して配置され、メモリカード２０の電極２１に電気的に接続されるコンタクト１３０がインサート成形によって配設されている。 - 特許庁

The page buffer circuit of a flash memory device includes page buffers PB1 to PB2K connected to the plurality of bit line pairs BLe1..., BLo1..., respectively, and performing simultaneously read operation or program operation on the memory cells in response to bit line control signals, bit line select signals and control signals.例文帳に追加

複数のビットラインＢＬｅ１〜，ＢＬｏ１〜対の各々に１つずつ対応するよう連結され、ビットライン制御信号、ビットライン選択信号、および制御信号に応答して、前記メモリセルに対する読み出し動作またはプログラム動作を同時に実行するページバッファＰＢ１〜ＰＢ２Ｋを有する。 - 特許庁

To reduce the occupied area of a ferroelectric capacitor while ensuring an area necessary for the ferroelectric capacitor, and eliminate irregularity of characteristic between two ferroelectric capacitors to be connected with a memory cell transistor, in a (1T/2C cell) type ferroelectric memory.例文帳に追加

（１Ｔ／２Ｃセル）型の強誘電体メモリにおいて、必要な強誘電体容量の面積を確保したまま、強誘電体容量１個あたりの占有面積を縮小することができ、かつ１個のメモリセルトランジスタに接続する２個の強誘電体容量間の特性ばらつきをなくす。 - 特許庁

An EEPROM is mounted, the array comprises a plurality of a NROM memory cell, each memory cell is connected to one word line and two word lines, each NROM cell is erasable individually and programmable individually without disturbing a cell being not yet selected.例文帳に追加

ＥＥＰＲＯＭアレイも記載され、該アレイは、複数のＮＲＯＭメモリセルを含み、各メモリセルは、１本のワード線および２本のワード線に接続され、各ＮＲＯＭセルは、選択されていないセルをあまり外乱することなく、個々に消去可能であると共に個々にプログラム可能である。 - 特許庁

Thus, when the USB memory storing the batch file storing the key operation trace command is connected, the write start of the key operation trace data is automatically instructed, and every time one of keys is operated by a user thereafter, the key operation trace data is written to the USB memory (S4-S6).例文帳に追加

これにより、キー操作トレースコマンドが格納されたバッチファイルが記憶されたＵＳＢメモリが接続されると、自動的にキー操作トレースデータの書き込み開始が指示されて、それ以降に、いずれかのキーがユーザにより操作される度に、キー操作トレースデータがＵＳＢメモリに書き込まれる（Ｓ４乃至Ｓ６）。 - 特許庁

One or more input/output cables electrically connected to a host computer through a destination are provided, and memory devices are not moved to the destination but these input/output cables are moved or operated for inter connection to a selected memory device in the library.例文帳に追加

宛先を介してホスト・コンピュータに電気的に接続された１つまたは複数の入出力ケーブルを設け、記憶装置を宛先に移動するのではなく、これらの入出力ケーブルを、ライブラリ内の選択された記憶装置との相互接続のために移動または操作する。 - 特許庁

The write control circuit 31 controls the selecting circuit 32 on the basis of a control signal including information to specify the flash memory 1 generated from a pattern generator 11, and also it switches a relay 33 which is connected to the flash memory 1 specified by the control signal to the side of a driver 16.例文帳に追加

書込み制御回路３１は、パターン発生器１１から発生されたフラッシュメモリ１を指定する情報を含む制御信号に基づいて、選択回路３２を制御し、また、制御信号で指定されたフラッシュメモリ１に接続されているリレー３３をドライバ１６側へ切り替える。 - 特許庁

This coherence controller 64 comprises an external port 99 connected to at least one of the external multi-processor modules 51, 52, and 53 of a module 50 and a cash filter directory 84 SF/ED with a consistency assured between a mass memory and the cash memory of the module.例文帳に追加

コヒーレンスコントローラ６４は、モジュール５０の外部のマルチプロセッサモジュール５１、５２、５３のうちの少なくとも１つに結合された外部ポート９９と、マスメモリと、モジュールのキャッシュメモリとの間で一貫性を確保するようになっているキャッシュフィルタディレクトリ８４ＳＦ／ＥＤを含む。 - 特許庁

A disk reproducing system comprises of a PC (Personal Computer) 100 acquiring prescribed disk information from the unfinalize disk 1, a USB memory 50 storing the disk information acquired by the PC 100 and a DVD player 200 provided with an interface 25 to which the USB memory 50 is connected.例文帳に追加

未ファイナライズディスク１から、所定のディスク情報を取得するＰＣ（パーソナルコンピュータ）１００と、ＰＣ１００が取得したディスク情報を記憶するＵＳＢメモリ５０と、ＵＳＢメモリ５０が接続されるインターフェイス２５を備えたＤＶＤプレーヤ２００とから構成される。 - 特許庁

The semiconductor memory device has: bit lines; a plurality of memory cells connected to the bit lines; a precharge circuit of the bit line; a leak current detecting circuit of the bit line; and a precharge release timing control circuit for controlling precharge release timing of the precharge circuit depending on detected result of the leak current detecting circuit.例文帳に追加

ビット線と、ビット線に接続された複数のメモリセルと、ビット線のプリチャージ回路と、ビット線のリーク電流検出回路と、リーク電流検出回路の検出結果によりプリチャージ回路のプリチャージ解除タイミングを制御するプリチャージ解除タイミング制御回路と、を有する。 - 特許庁

When information for customizing an operation panel can be obtained from a server device, an image forming apparatus obtains the information from the server device and a USB memory connected to the present apparatus but in a case where the information cannot be obtained from the server device, the image forming apparatus obtains the information only from the USB memory.例文帳に追加

本発明の画像形成装置は、オペレーションパネルをカスタマイズするための情報を、サーバ装置から取得可能な場合には、サーバ装置と自機に接続されたＵＳＢメモリとから取得し、サーバ装置から取得不可能な場合には、ＵＳＢメモリのみから取得する。 - 特許庁

The electronic volume is thus provided and the memory is connected, then the memory finds the output level of the speaker from the input level of the microphone and the control part operates the electronic volume according to the output level of the speaker, so that the sound volume of the speaker can automatically be adjusted according to the ambient noise level.例文帳に追加

電子ボリウムを備えたこと、メモリを接続したことにより、メモリがマイクの入力レベルからスピーカの出力レベルを求め、制御部がスピーカの出力レベルに応じて電子ボリウムを動作させることで周囲雑音レベルに応じてスピーカの音量を自動的に調整できるようにする。 - 特許庁

In concrete, voice data corresponding to inputted characters are selected from a memory each time the characters are inputted, pieces of voice data are connected to generate voice message data (voice message) corresponding to the inputted character message, and the voice message data are stored in the memory.例文帳に追加

詳細には、文字を入力する毎に、入力した文字に対応した音声データがメモリで選択され、この音声データが複数個繋ぎ合わされることにより、入力した文字メッセージに対応する音声メッセージデータ（音声メッセージ）が作成され、この音声メッセージデータがメモリに格納される。 - 特許庁

A transmission device comprises: memory for storing data; a wireless communication part for connecting a migration destination device which is a migration destination of the data with the own device; and a processing part for migrating the data in the memory to the migration destination device when receiving an instruction to migrate the data, in a state that the migration destination device is connected to the own device.例文帳に追加

送信装置は、データを保持するメモリと、データの移動先となる移動先装置と自装置とを接続する無線通信部と、移動先装置と自装置が接続されている状況で、データの移動の指示を受け付けると、メモリ内のデータを移動先装置に移動する処理部と、を含む。 - 特許庁

The nonvolatile semiconductor memory device has a first switch to select a source line connected to the source terminal of a memory cell to supply rewriting voltages, a voltage detector line to detect a rewriting voltage supplied to the source line, and a second switch to connect the source line selected by the first switch to the voltage detector line.例文帳に追加

メモリセルのソース端子が接続されるソース線を選択して書換え電圧を供給する第１スイッチと、ソース線に供給される書換え電圧を検出する電圧検出線と、第１スイッチにより選択されるソース線を電圧検出線に接続する第２スイッチと、を備えている。 - 特許庁

To provide a buffer device that can be used as a memory while it is connected between a multifunction peripheral or the like and a PC, when memory shortage occurs during various information processing (scanner processing, facsimile processing and the like) performed by the multifunction peripheral or the like, in addition to a function as a printer buffer.例文帳に追加

複合機等とＰＣとの間に接続された状態で、プリンタバッファとしての機能に加えて、複合機等における各種情報処理（スキャナ処理、ファクス処理等）の途中でのメモリ不足の際のメモリとしても用いることができるバッファ装置を提供する。 - 特許庁

The network device includes a memory device of preset capacitance and a notice information storing unit which receives a notice of device information of the network device from the other network devices connected via a network to store the device information in the memory device.例文帳に追加

ネットワーク装置は、予め設定された容量の記憶装置と、ネットワークを介して接続された他のネットワーク装置から当該ネットワーク装置の装置情報の通知を受けて当該装置情報を上記記憶装置に記憶する通知情報記憶処理手段と、を備える。 - 特許庁

A control circuit 11 detects short circuit between sub-bit lines SBL_R and SBL_P connected to the first and second transistors, respectively by comparing current caused to flow to the memory cell when energizing one transistor with current caused to flow to the memory cell when energizing the both transistors.例文帳に追加

制御回路１１は、一方のトランジスタに通電したときにメモリセルに流れる電流と、両方のトランジスタに通電したときにメモリセルに流れる電流とを比較することによって、第１および第２のトランジスタにそれぞれ接続されるサブビット線ＳＢＬ＿Ｒ，ＳＢＬ＿Ｐ間のショートを検出する。 - 特許庁

The number of memory cells connected to a bit line can be decreased by reversing and outputting logic of the stored data in a bit line and in a row block unit, even if an off-leak current of the memory cell is increased, an off-leak current is decreased and the storage capacity can be made larger.例文帳に追加

ビット線かつロウブロック単位で記憶データの論理を反転出力させることで、ビット線に接続されるメモリセルの数を少なくすることが可能となり、メモリセル単体のオフリーク電流が増加してもビット線のオフリーク電流を少なくし、記憶容量の大規模化が容易に実現可能となる。 - 特許庁

Further, when the digital camera 2 is connected to an information terminal 3, the CPU of the digital camera 2 transfers the data recorded in the memory unit 1 to the information terminal 3 and allows the display device 1a to revise its indication depending on the decreased consumed capacity of the memory unit resulting from the transferred data.例文帳に追加

また、デジタルカメラ２を情報端末装置３へ接続すると、デジタルカメラ２のＣＰＵは、メモリユニット１に記録されているデータを情報端末装置３へ転送し、転送することによって減少したメモリ使用量に応じて表示器１ａの表示を変更させる。 - 特許庁

Electronic equipment having a flash memory for storing a control program and an updating control program is provide with an interface to be connected with a network, and the control program to be updated and stored in the flash memory is fetched through the network with the updating control program.例文帳に追加

制御プログラムおよび更新制御プログラムを格納するためのフラッシュメモリを有する電子機器において、ネットワークに接続するためのインターフェースを設け、前記フラッシュメモリに更新格納すべき制御プログラムを更新制御プログラムとともにネットワークを介して取り込むことを特徴とするもの。 - 特許庁

The processor system has on a single semiconductor substrate a processor 101, a memory controller 105, an external bus interface 104 to which a processor 103 outside the substrate can be connected, and a system bus bridge 106 for interconnecting the processor 101, the memory controller 105 and the external bus interface 104.例文帳に追加

単一の半導体基板上に、プロセッサ１０１と、メモリコントローラ１０５と、当該基板外部のプロセッサ１０３を接続可能な外部バスインターフェース１０４と、プロセッサ１０１、メモリコントローラ１０５、及び外部バスインターフェース１０４を相互に接続するシステムバスブリッジ１０６とを備える。 - 特許庁

The transposition list whose length is a pointer level or less is written in a pointer area 301, and the transposition list whose length is relatively longer than that is stored in a consecutive memory area 302 acquired according to the length, and the transposition list whose length is a certain threshold or more is stored in a plurality of memory areas 303 connected by a list structure.例文帳に追加

ポインタ程度以下の長さの転置リストはポインタ領域301に書き込み、それよりもやや長い転置リストは長さに応じて獲得された連続メモリ領域302に格納し、ある閾値以上に長い転置リストはリスト構造で結合された複数のメモリ領域303に格納する。 - 特許庁

To easily inspect an error of a transfer state of each image processing algorithm module without changing the image processing algorithm module itself when an image processing execution unit with plural image processing algorithm modules connected transfers data with a memory with a dynamic memory access controller (DMAC).例文帳に追加

複数の画像処理アルゴリズムモジュールが接続された形態を有する画像処理実行部がＤＭＡＣによりメモリとの間のデータ転送を行うときに、画像処理アルゴリズムモジュール自身を変更することなく、各画像処理アルゴリズムモジュールの転送状態の異常を容易に検査できるようにする。 - 特許庁

To provide a system and method for testing simultaneously a column of a semiconductor memory and a redundant column by adding temporarily an additional parallel signal bit giving wider band width during test mode operation to an input/output data bus connected to a semiconductor memory.例文帳に追加

試験モード動作中により広い帯域幅を与える追加の並列信号ビットを半導体メモリに連結された入出力データ・バスに一時的に追加することによって、半導体メモリの列と冗長列とを同時に試験するシステムおよび方法を提供すること。 - 特許庁

A memory cell of one column and a register of the corresponding column are mutually connected via data transfer pairs BT1/BN1...BTm/BNm and data are written simultaneously between the memory cells of one row and the registers of the corresponding row or data are transferred between them.例文帳に追加

一の列のメモリセル及び対応する列のレジスタが、データ転送バス対ＢＴ１／ＢＮ１・・・ＢＴｍ／ＢＮｍを介して相互に結合されており、一行のメモリセルと対応する一行のレジスタとに同時にデータの書き込みが行われ、或いは、双方の間でデータ転送を行う。 - 特許庁

The shockproof memory 8 connected to a signal processing circuit 2 intermittently stores a signal read from a disk where an information signal has been recorded by an optical pickup 3 at a speed higher than a normal reproducing rate, and is also a memory for obtaining a final disk reproducing signal.例文帳に追加

信号処理回路２に接続されているショックプルーフメモリ８は、情報信号が記録済みのディスクから正規の再生速度より速い速度で光ピックアップ３によって読出された信号を間欠的に格納すると共に、最終的なディスク再生信号を得るためのメモリである。 - 特許庁

In a USB memory stick 1 equipped with a cover 3 which covers a memory main part 2, a terminal part 4 connected to a computer connection port, and electronic paper 5 pasted on the cover 3, security information which facilitates confirmation whether other persons have used it is displayed on the electronic paper 5.例文帳に追加

メモリ本体２を覆うカバー３と、コンピュータ接続ポートに接続される端子部４と、カバー３に貼設された電子ペーパ５とを備えたＵＳＢメモリスティック１において、電子ペーパ５には他の者が使用したか否かの確認を容易ならしめるセキュリティ情報が表示される。 - 特許庁

A bank division is performed by separating a main bit line MBL of a memory cell array 1 to an upper part and a lower part in the midst, sense amplifier circuits 2a and 2b connected respectively to the main bit lines MBL being divided in two are arranged at both end parts of bit line direction of the memory cell array 1.例文帳に追加

バンク分割は、メモリセルアレイ１のメインビット線ＭＢＬをその途中で上下に分離することにより行われ、メモリセルアレイ１のビット線方向の両端部に、二分されたメインビット線ＭＢＬにそれぞれ接続されるセンスアンプ回路２ａ及び２ｂが配置される。 - 特許庁

A control part installed in electronic equipment determines and outputs an output destination of various output information, for example, debug information based on the presence of a memory device externally connected to the electronic equipment or the connecting state of the memory device.例文帳に追加

本発明の電子機器が備える制御部は、電子機器に外部接続されたメモリー装置の有無や、メモリー装置の接続状態等に基づいて、電子機器が備えるプログラムが出力する各種出力情報、例えばデバッグ情報等の出力先を決定して出力する。 - 特許庁

In the facsimile machine 44 connected via a serial interface 12 to a PC 15 to which a PC-FAX software program is installed, an information box of an information box memory 5 stores image information memory- transmitted from the PC 15 via the serial interface 12 according to an AT command from the PC 15.例文帳に追加

シリアルインタフェース１２を介して、ＰＣ−ＦＡＸソフトがインストールされているＰＣ１５と接続されたファクシミリ装置４４において、ＰＣ１５からのＡＴコマンドに従い、ＰＣ１５からシリアルインタフェース１２を介してメモリ送信された画情報を情報ボックス用メモリ５の情報ボックスに蓄積する。 - 特許庁

When the USB connector 11 of the USB memory 10 is mounted on a USB port 2 of a PC 1, it is recognized by a function of a USB-serial conversion IC as a memory connected with an interface of a serial communication system by RS232C from the PC 1 side, and necessary data communication is performed.例文帳に追加

そしてＰＣ１のＵＳＢポート２にＵＳＢメモリ１０のＵＳＢコネクタ１１を装着すると、ＵＳＢ−シリアル変換ＩＣの機能により、ＰＣ１側からはＲＳ２３２Ｃによるシリアル通信方式のインターフェースで接続されたメモリと認識され、所要のデータ通信が行われる。 - 特許庁

A pixel includes: a transistor 5 which is turned on and off with a selection signal of a selection line; a static memory (including two driving transistors 2 and 4) connected to a data line 9 through the transistor 5; and light emitting elements 1 and 3 whose light emission is controlled according to the storage state of the static memory.例文帳に追加

画素は、前記選択ラインの選択信号によってオンオフされるトランジスタ５と、このトランジスタ５を介し、前記データライン９に接続されるスタティックメモリ（２つの駆動トランジスタ２，４を含むメモリ）と、このスタティックメモリの記憶状態に応じて発光が制御される発光素子１，３と、含む。 - 特許庁