「memory connected」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

A system for setting voltage threshold of a memory device is provided with gate transistors inserted between each of a plurality of memory cells connected to a common word line and write-in voltage, and a control logic generating a control signal controlling selectively opening and closing of the gate transistors and controlling the aye and noes of write-in in each memory cell.例文帳に追加

メモリデバイスの電圧しきい値設定システムは、共通のワード線に接続される複数のメモリセルの各々と書き込み電圧との間に挿入されるゲートトランジスタと、ゲートトランジスタの開閉を選択的に制御する制御信号を生成して、各メモリセルにおける書き込みの可否を制御する制御ロジックとを備える。 - 特許庁

A micro-computer 1 is formed in the approximately same size as or smaller than a card-type data storage memory 2, the memory 2 is disposed while being laminated in the micro-computer 1, and an imaging means and (or) sound recording means for storing images or (sounds) is disposed while being connected to the memory via the micro-computer.例文帳に追加

超小型コンピュータ１をデータ保存用のカード型のメモリー２と略同サイズ又は小サイズに形成し、メモリー２を超小型コンピュータ１に積層配置すると共に、超小型コンピュータを介してメモリーに画像又は（及び）音声を保存するための撮像手段又は（及び）録音手段を接続配置した。 - 特許庁

A continuous address space larger than a maximum continuous address space used for a virtual memory space of the operating system is allocated to configure a reference memory space inside the physical memory space 15, and data are transferred by DMA transfer from a device connected by an input/output bus thereto by a device driver 11.例文帳に追加

物理メモリ空間１５の中に、オペレーティングシステムの仮想メモリ空間に用いる最大連続アドレス空間よりも大きな連続したアドレス空間を割り当てして参照メモリ空間を構成し、デバイスドライバ１１により、それに対して入出力バスで接続されたデバイスからＤＭＡ転送によりデータを転送する。 - 特許庁

The allocation process is provided with a process for securing a fixed size of memory area on the shared memory in every USB port, and a process for setting the buffer area of the pipe requested to transfer the data as to a USB device, in the fixed size of memory area secured as to the USB port connected to the USB device.例文帳に追加

前記割り当てる工程は、ＵＳＢポートごとに共有メモリ上の固定サイズのメモリ領域を確保する工程と、ＵＳＢデバイスが接続されたＵＳＢポートについて確保した前記固定サイズのメモリ領域に、当該ＵＳＢデバイスに関してデータ転送要求のあったパイプのバッファ領域を設定する工程と、を備える。 - 特許庁

A memory cell array is disclosed in which a voltage level of a common plate line of the memory cell connected to a word line WLO is made to change from a voltage VPL to a voltage (VPL-ΔVPL) lower than the VPL in a period T6, while a voltage level of the word line WLO lies in a voltage VPA which is the selection state of the memory cell.例文帳に追加

本発明のメモリセルアレイでは、期間Ｔ６において、ワード線ＷＬ０の電圧レベルがメモリセルの選択状態である電圧ＶＰＡにある間に、このワード線に接続されたメモリセルの共通プレート線の電圧レベルを電圧ＶＰＬからそれよりも低い電圧（ＶＰＬ−ΔＶＰＬ）に変化させる。 - 特許庁

In a first control unit 26a, when a memory controller 56a records the event in a first memory 57a, if a recording error detector 58a detects any record errors of the memory 57a, a communication control part 51a instructs a communication control part 51b of a second control unit 26b connected with a network 15 to record the event.例文帳に追加

第１の制御装置２６ａは、メモリ制御部５６ａがイベントを第１のメモリ５７ａに記録するときに、記録エラー検出部５８ａがメモリ５７ａの記録エラーを検出した場合は、通信制御部５１ａが、ネットワーク１５に接続された第２の制御装置２６ｂの通信制御部５１ｂにイベントの記録を指示する。 - 特許庁

The plurality of memory cells each includes a rectifying element connected to a first wiring line, a lower electrode formed on the rectifying element, a variable resistance element formed on the lower electrode, and an upper electrode formed on the variable resistance element and connected to a second wiring line, parts of rectifying elements of the plurality of memory cells adjoining each other in a first wiring line direction being connected.例文帳に追加

複数の前記メモリセルのそれぞれは、前記第１配線に接続された整流素子と、前記整流素子上に形成された下部電極と、前記下部電極上に形成された可変抵抗素子と、前記可変抵抗素子上に形成され、前記第２配線に接続された上部電極と、を有し、前記第１配線方向に隣接した複数の前記メモリセルの前記整流素子の一部は、接続されている。 - 特許庁

To provide a system for normally unmounting a memory, and thereafter cutting communication with a first external device, when receiving a processing request from a second external device in a state that the first external device is mounted with the memory connected to an information processor.例文帳に追加

情報処理装置に接続されたメモリを第１の外部装置がマウントしている状態で第２の外部装置から処理要求を受けた場合、正常にメモリをアンマウントした上で第１の外部装置との通信を切断する仕組みを提供する。 - 特許庁

Each one line is connected to each global bit line GB from 128 main bit lines MB shared by memory cell arrays MCA00 and MCA02 and 128 main bit lines MB shared by memory cell arrays MCA01 and MCA03.例文帳に追加

各グローバルビット線ＧＢには、メモリセルアレイＭＣＡ００及びＭＣＡ０２に共有された１２８本のメインビット線ＭＢ並びにメモリセルアレイＭＣＡ０１及びＭＣＡ０３に共有された１２８本のメインビット線ＭＢから１本ずつが接続されている。 - 特許庁

Therefore, since the number of the ferroelectric memory cells to be connected to the wires can be increased without reduction in speed, the efficiency of the ferroelectric memory cell array can be extremely increased and as a result, the size of a chip can be reduced.例文帳に追加

したがって、速度低下なしに、配線に連結される強誘電体記憶セルの個数を増加させることができるので、強誘電体記憶セルアレイの効率を極大化することができ、結果的に、チップの大きさを減らすことができる。 - 特許庁

If the witch SW0 is turned off and any of the memory cells is connected to the output line Lout that is virtually grounded, the electric charge stored in the memory cell moves to the capacitor Cs without being affected by the parasitic capacitance Cp.例文帳に追加

スイッチＳＷ０をオフ状態にして、仮想接地状態にある出力ラインＬｏｕｔに、いずれかのメモリセルを接続させると、当該メモリセルに蓄積された電荷は、寄生容量Ｃｐの影響を受けることなく、コンデンサＣｓに移動する。 - 特許庁

By turning on a buffer gate 9, an emulation function based on an application system connected to a CPU core 19, emulation memory 47 and connector 51 and a debugging support function based on a break condition detecting part 13 and a trace memory 31 are executed.例文帳に追加

バッファゲート９をＯＮにすることにより、ＣＰＵコア１９とエミュレーションメモリ４７と接続コネクタ５１に接続された応用システムによるエミュレーション機能、およぶブレーク条件検出部１３とトレースメモリ３１によるデバッグ支援機能を行う。 - 特許庁

This shape memory alloy heating system by electromagnetic induction has a transmitting part composed of an oscillator circuit, an amplifier circuit and a transmitting coil, a receiving part composed of a receiving coil and a resonance synchronization circuit, and a shape memory alloy element connected thereto as a load.例文帳に追加

発振回路、増幅回路及び発信コイルからなる発信部と、受信コイル及び共振同調回路からなる受信部、又これに接続された形状記憶合金素子を負荷とする電磁誘導による形状記憶合金加熱システムを作る。 - 特許庁

When a session is established through a SIP (session initiation protocol) server in which two terminals connected to a network become repeating devices, the repeating devices output logs about the SIP to an external memory device, and record messages through the repeating devices in the external memory device.例文帳に追加

ネットワークに接続された二つの端末が中継装置となるＳＩＰサーバ経由でセッションを張る場合、中継装置はＳＩＰに関するログを外部記憶装置に出力して、中継装置を経由するメッセージを外部記憶装置内に記録する。 - 特許庁

A memory card 14 is connected to a main control part 13 and when the main control part 13 is placed in setting mode, the main control part 13 generates an arbitrary regular code, and then writes it to the memory card 14 and also displays it on a liquid crystal display part 7b of a terminal device 7.例文帳に追加

主制御部１３にメモリカード１４を接続し、主制御部１３を設定モードにすると、主制御部１３は任意の正規コードを作成し、メモリカード１４に書き込むとともに端末装置７の液晶表示部７ｂに表示させる。 - 特許庁

A lower series/parallel shift section is connected between a lower memory bank section and the input/output block section, and an interface logic circuit section generates a signal for selecting the upper or the lower memory bank section by an externally received write-in or read-out instruction.例文帳に追加

下部直／並列シフト部は下部メモリーバンク部と入／出力ブロック部の間に接続され、インターフェースロジック回路部は外部から受信された読み取り又は書き込み命令により上部又は下部メモリーバンク部を選択するための信号を発生する。 - 特許庁

This memory card holder 1 has a spread type notebook shape having panels 2 and 3 connected by a hinge part 4 and is provided with a holder part 9 having a recessed part for storing a liquid crystal display 5, a determination key 6, a cursor key 7, and a memory card 8.例文帳に追加

メモリカードホルダ１は、パネル２と３とがヒンジ部４によって結合された見開き式のブック型形状を有しており、液晶表示装置５、決定キー６、カーソルキー７、メモリカード８を収納するための凹部をなすホルダ部９を備えている。 - 特許庁

The card reader 2-1 is provided with a CPU 3 for integrally controlling the entire operation thereof, and a memory 4 and a nonvolatile memory 5 connected to the CPU store the sound emitting data corresponding thereto in the main POS device 1.例文帳に追加

カードリーダー２−１には、その全体動作を複合的に制御するためのＣＰＵ３が設けられ、このＣＰＵ３に接続されたメモリ４と不揮発性メモリ５は、それぞれに対応付けられた放音データをＰＯＳ主装置１に格納するものである。 - 特許庁

One of a pair of the first write line drivers connected to both ends of at least one of first write lines is located outside the upper end or the lower end of the memory cell array, while the other is located outside the left end or the right end of the memory cell array.例文帳に追加

少なくとも１つの第１書き込み線の両端に接続された１対の第１書き込み線ドライバの一方はメモリセルアレイの上端外側または下端外側に位置し、他方はメモリセルアレイの左端外側または右端外側に位置する。 - 特許庁

The memory cells are cross coupled, and each output includes a pair of inverters connected to a path that leads to each of the bit lines and a power switch installed in the path from the power supply potential to the ground potential via each inverter, and column lines arranged corresponding to the columns of the memory cells and selectively activated depending on the results of selecting the column.例文帳に追加

メモリセルは、クロスカップル接続され、各々の出力がビットラインの各々に至る経路に接続される一対のインバータと、各々のインバータを介して、電源電位から接地電位に至る経路に設けられる電源スイッチと、を含む。 - 特許庁

The sense circuits sense and verify the data written into the memory cells while the bit lines are charged to high potential, and set the bit lines, connected with the memory cells determined as defective from the verification result, to high potential during a verification period.例文帳に追加

複数のセンス回路は、ビット線を高電位に充電した状態でメモリセルに書き込まれたデータをセンスしてベリファイを行い、ベリファイ結果が不良と判定したメモリセルが接続されているビット線を、ベリファイ期間中に高電位に設定する。 - 特許庁

In the case where an inputted moving image signal is stored in a memory and moving image signals stored in the memory a predetermined time before the reception of a recording starting instruction are to be recorded on a connected recording medium, processing is performed as follows.例文帳に追加

入力された動画信号をメモリに記憶し、記録開始の指示を受け付けた場合に、記録開始の指示の所定時間前以降にメモリに記憶された動画信号を接続された記録媒体に記録する際に、次のように処理する。 - 特許庁

Before data of a selected memory cell is detected, the control part generates the reference voltage based on the current flowing in one bit line out of a plurality of bit lines connected to a plurality of memory cells in a half-selected state detected by the sense amplifier.例文帳に追加

制御部は、選択されたメモリセルのデータを検出する前に、センスアンプにより検出された半選択状態とされた複数のメモリセルに接続された複数のビット線のうち１つのビット線に流れる電流に基づき基準電圧を生成する。 - 特許庁

In particular, the resistance element TDR1 and the nonvolatile memory NVM1 are mutually electrically connected, and the resistance element TDR1 is changed between a conductive state or nonconductive state depending on the ON state or OFF state of the nonvolatile memory NVM1.例文帳に追加

特に、抵抗素子ＴＤＲ１と不揮発性メモリＮＶＭ１とは互いに電気的に接続され、不揮発性メモリＮＶＭ１のオン状態またはオフ状態により、抵抗素子ＴＤＲ１の導通状態または非導通状態が切り替わる。 - 特許庁

An information processing device compares device model information with device model information stored in a nonvolatile memory which is externally connected to own device, and compares device identification information with device identification information stored in the nonvolatile memory, based on detection of activation start.例文帳に追加

起動開始の検出に基づいて、装置モデル情報と、自装置に外部接続された不揮発性メモリに記録されている装置モデル情報とを比較し、また、装置識別情報と、不揮発性メモリに記録されている装置識別情報とを比較する。 - 特許庁

To provide a device which recovers normally from a standby mode even if a nonvolatile memory is connected again after removed in a standby mode, in an information processor which stores data for recovering from the standby mode in the detachable nonvolatile memory.例文帳に追加

待機モードから復帰するためのデータを着脱可能な不揮発メモリに記憶する情報処理装置において、待機モード時に不揮発メモリが取り外されたあとに再度接続されても、正常に待機モードから復帰する装置を提供する。 - 特許庁

An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode, includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the mode.例文帳に追加

メモリーコントローラー及びメモリーＰＨＹにより制御されるＳＤＲＡＭと接続し、通常モード及び省電力モードで動作可能なＳｏＣは、省電力モードにおいて電源オフされるブロックＡ及び電源オフされないブロックＢを含む。 - 特許庁

A display unit contains an input-portion 11 for inputting various set values, a memory portion 12 for storing input set values, a display unit 13 for displaying the set values and a controller 14 to which the input portion, the memory portion and the display portion are connected.例文帳に追加

各種設定値を入力するための入力部１１と、入力された設定値を記憶するための記憶部１２と、設定値を表示するための表示器１３と、入力部、記憶部、表示部と接続されたコントローラ１４とを含む。 - 特許庁

An attachable and detachable adapter 33 is connected between the set display device 1 and a programmable controller 15, a third memory 37 is provided in the attachable and detachable adapter 33, and the third memory 37 preliminarily stores the image program from an image program preparation tool 13.例文帳に追加

設定表示装置１とプログラマブルコントローラ１５間に脱着式アダプタ３３を接続し、この脱着式アダプタ３３内に第三メモリ３７を設け、この第三メモリ３７には予め画面プログラム作成ツール１３から画面プログラムを格納しておく。 - 特許庁

Inside a USB memory 10 to which a power supply unit 11 is connected, for example, are provided with a controller 102, a dynamic random access memory (DRAM) 103 as a storage medium, a timer battery 104, a timer 105, and a remaining time display LED 106.例文帳に追加

例えば、電源装置１１が接続されたＵＳＢメモリ１０の内部に、コントローラ１０２と、記憶媒体としてのダイナミック型ランダムアクセスメモリ（ＤＲＡＭ）１０３と、タイマ用電池１０４と、タイマ１０５と、残時間表示ＬＥＤ１０６などを備える。 - 特許庁

An image sensor includes a matrix of photoelectric pixels Px arrayed in rows and columns, and a first matrix 16a of memory cells connected to a control and addition means 18 for storing stored luminance levels of several pixel rows into rows of memory cells.例文帳に追加

行及び列に配列された光電性画素Ｐｘのマトリックスと、画素の数個の行の蓄積された輝度レベルをメモリセルの行に格納する制御及び加算手段１８に接続されたメモリセルの第１のマトリックス１６ａと、を備える。 - 特許庁

When the processor is started from a USB memory connected thereto, the processor sets a USB boot flag, and the flag is cleared when the processor is started in a state where the connection of the USB memory is released in starting the processor later.例文帳に追加

情報処理装置に接続されたＵＳＢメモリから起動したときはＵＳＢブートフラグをセットし、このフラグはその後の情報処理装置の起動において、ＵＳＢメモリが接続解除された状態で起動が行われたときにクリアする。 - 特許庁

To provide a memory control device and a memory control method that can reduce a peak current by smoothing currents supplied to all dynamic RAMs when a plurality of the dynamic RAMs requiring refresh operations are connected.例文帳に追加

リフレッシュ動作を必要とするダイナミックＲＡＭが複数接続された場合、全てのダイナミックＲＡＭに供給される電流量を平滑化してピーク電流を減少させることが可能なメモリ制御装置及びメモリ制御方法を提供すること。 - 特許庁

The three-forked road connection control means includes a bus memory connection controller to which the address bus and control bus of the processor bus, the memory bus and the system bus are respectively connected, and which transfers addresses and control signals with each other and generates data bus control signals.例文帳に追加

三叉路接続コントロール手段は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラを有する。 - 特許庁

A synchronizing circuit is fabricated by directly inputting the same clock signals to the all memory elements used for capturing external video signals, and an edge trigger flip-flop is employed to the memory element and is connected in series to configure a shift register.例文帳に追加

外部からの映像信号の取り込み動作に使う記憶素子全てに同一のクロックを直接入力することで同期回路化した上で、記憶素子にエッジトリガフリップフロップを採用し、これらを直列に接続してシフトレジスタを形成する。 - 特許庁

The control means 103 has a bus-memory connection controller 401, with which each address bus of the processor bus, the memory bus and the system bus, and a control bus are connected together to transmit mutually addresses and control signals, and which generate data bus control signals.例文帳に追加

この三叉路接続コントロール手段103は、プロセッサバス、メモリバス、システムバスのそれぞれのアドレスバスと制御バスが接続され、相互にアドレス及び制御信号を転送すると共に、データバス制御信号を発生するバス・メモリ接続コントローラ401を有する。 - 特許庁

Based upon memory information of a specified external memory means 113, which is connected with the connection means 110M, a function limit means 110H provides limits to information processing functions (image processing functions and other functions) executed by start-up of any software.例文帳に追加

機能制限手段１１０Ｈは、接続手段１１０Ｍへ接続された所定の外部記憶手段１１３の記憶情報に基づいて、任意のソフトウェアの起動により実施される情報処理機能（画像処理機能等）に対して制限を与える。 - 特許庁

The IO interface circuit 12 can be connected to a memory interface circuit 21 of the host 20 and applies a protocol of the parallel interface for communication with the HDC unit 112 and applies a protocol of a serial interface for communication with the memory interface circuit 21, respectively.例文帳に追加

ＩＯインタフェース回路１２は、ホスト２０のメモリ用インタフェース回路２１と接続可能であり、ＨＤＣユニット１１２との通信にはパラレルインタフェースのプロトコルを、メモリ用インタフェース回路２１との通信にはシリアルインタフェースのプロトコルを、それぞれ適用する。 - 特許庁

A light-control switch 11 is connected to the signal wires Ls, and the target illuminance is stored at a data memory part consisting of a nonvolatile memory fitted to the controller 12 by operation of an up-operating part Su and a down-operating part Sd of the light-control switch.例文帳に追加

信号線Ｌｓには調光スイッチ１１が接続され、調光スイッチ１１のアップ操作部Ｓｕとダウン操作部Ｓｄとの操作により、コントローラ１２に設けた不揮発性メモリからなるデータ記憶部に目標照度が格納される。 - 特許庁

The vehicle-borne navigation device includes a display means for providing guidance information on the screen, a memory means for storing information of the map data and the various facilities, and a control means connected operatively to the display means and memory means.例文帳に追加

車載用ナビゲーション装置は、画面上で案内情報を提供する表示手段と、地図データ及び各種施設に関する情報を格納したメモリ手段と、前記表示手段及びメモリ手段に動作可能に接続された制御手段とを有する。 - 特許庁

The in-vehicle navigation system is adapted with an ETC system for cooperation and has a display means, a memory means, an information input means, and a control means connected operably with the display means, the memory means and the information input means.例文帳に追加

車載用ナビゲーション装置は、ＥＴＣシステムと協働するように適応され、表示手段と、メモリ手段と、情報入力手段と、前記表示手段、メモリ手段及び情報入力手段に動作可能に接続された制御手段とを有する。 - 特許庁

A memory module 15M comprising a plurality of SDRAM chips connected to an address bus 63 is controlled by a memory controller 40 provided with a CPU instruction analysis section 41, an SDRAM control section 43, a buffer circuit 45, and a switching control circuit 49.例文帳に追加

アドレスバス６３に接続された複数のＳＤＲＡＭチップからなるメモリモジュール１５Ｍは、ＣＰＵ命令解析部４１と、ＳＤＲＡＭ制御部４３と、バッファ回路４５と、切替制御回路４９と、を備えるメモリコントローラ４０によって制御される。 - 特許庁

An SoC connected to an SDRAM controlled by a memory controller and a memory PHY and operable in a normal mode and a power-saving mode includes: a block A to be powered off in the power-saving mode; and a block B not to be powered off in the power-saving mode.例文帳に追加

メモリーコントローラー及びメモリーＰＨＹにより制御されるＳＤＲＡＭと接続し、通常モード及び省電力モードで動作可能なＳｏＣは、省電力モードにおいて電源オフされるブロックＡ及び電源オフされないブロックＢを含む。 - 特許庁

The call content sound-recording propriety data stored in the telephone book memory 29 corresponding to a counterpart are transmitted to the counterpart by adding them to voice data during a call, in between the counterpart connected by automatic dialing call-origination while using the telephone book memory 29.例文帳に追加

電話帳メモリ２９を使用して自動ダイヤル発信した相手先との通話中には、その相手先に対応して電話帳メモリ２９に記憶されている通話内容録音可否データを音声データに付加して相手先に送信する。 - 特許庁

The initialization device is connected to the protection means and has a memory register 15 which holds the physical values of a protection function, a backup power supply 16 which supplies a power to the memory register, and a monitor means 17 which monitors the voltage of the backup power supply.例文帳に追加

初期化装置は、保護手段に接続され、保護関数の物理量の値を保持する記憶レジスタ１５と、記憶レジスタに電力を供給するバックアップ電源１６と、バックアップ電源の電圧を監視する監視手段１７とを有する。 - 特許庁