「memory controller」に関連した英語例文の一覧と使い方(37ページ目) - Weblio英語例文検索

This device is provided with a memory cell array and an information changing circuit, an the information changing circuit is provided with a register for storing outside depth information outputted from a memory controller.例文帳に追加

メモリセルアレイ及び情報変更回路を備え、情報変更回路は、前記メモリコントローラから出力される外部深さ情報を貯蔵するレジスターを備える。 - 特許庁

To provide a data transfer controller, which determines whether or not data has been correctly stored in a cache memory even when the data is transferred to the cache memory in an improper order.例文帳に追加

本発明のデータ転送制御装置は、キャッシュメモリへのデータ転送順序が乱れる場合でも、データがキャッシュメモリに正しく記憶されたか否かを判定できる。 - 特許庁

When a detection circuit 26 detects that the accessory device 12 is connected to an interface 16, a controller 38 supplies a clock to a memory 22 to read the data of the device 12 from the memory 22.例文帳に追加

アクセサリ・デバイス12がインタフェース16に接続されたことを検知回路26が検知すると、制御器38がクロックをメモリ22に供給して、メモリ22からデバイス12のデータを読み出す。 - 特許庁

To provide a controller, an image processor, a memory image storage control method, a memory information storage control program, and a storage medium for storing memory information to a connectable/separable storage medium when a failure occurs.例文帳に追加

本発明は、不具合の発生時にメモリ情報を接離可能記憶媒体に保存する制御装置、画像処理装置、メモリ情報保存制御方法、メモリ情報保存制御プログラム及び記憶媒体に関する。 - 特許庁

A system controller 12 is connected to a CPU 11, a main memory 13 for storing a program and data which are used by the CPU 11 to perform processing, and a sub-memory 14 of a smaller capacity than the main memory 13.例文帳に追加

システムコントローラ１２は、ＣＰＵ１１と、ＣＰＵ１１が処理を行うために用いるプログラムおよびデータを記憶するメインメモリ１３と、該メインメモリ１３よりも小容量のサブメモリ１４とに接続されている。 - 特許庁

An electronic device has a CPU 1, a nonvolatile memory 4, which is set with a rewrite frequency limitation, a RAM 3 as a cache memory, and a controller 2 which controls data transfer between the nonvolatile memory 4 and the RAM 3.例文帳に追加

ＣＰＵ１と、書き換え回数制限が設定された不揮発性メモリ４と、キャッシュメモリとしてのＲＡＭ３と、不揮発性メモリ４とＲＡＭ３との間でのデータの転送を制御するコントローラ２とを備える。 - 特許庁

The remote controller 100 has: a touch panel 310; a control circuit 320; a memory 342 for screen display; a memory 344 for setting data; a memory 346 for control data; an infrared transmitting part 350 and a battery 360.例文帳に追加

リモコン装置１００は、タッチパネル３１０と、制御回路３２０と、画面表示用メモリ３４２と、設定データ用メモリ３４４と、制御データ用メモリ３４６と、赤外線発信部３５０と、電池３６０とを備える。 - 特許庁

Move specifically, if a write request is at the same level which it is targeted, or if a request at a memory level is targeted to a higher memory level, a controller at the memory level on the return path sends two responses to the processor.例文帳に追加

特に、書込み要求が、ターゲットされる同一のレベルにあるならば、または、メモリ・レベルにおける要求が、高位のメモリ・レベルへターゲットされるならば、リターン・パス上のメモリ・レベルのコントローラから、２つの応答が送られる。 - 特許庁

The memory card 1A includes: a wiring board 2; four memory chips M1 to M4 stacked on a main surface of the wiring board; and a controller chip 3 and an interposer 4, both mounted on a surface of the memory chip M4 of the uppermost layer.例文帳に追加

メモリカード１Ａは、配線基板２とその主面上に積層された４枚のメモリチップＭ１〜Ｍ４と最上層のメモリチップＭ４の表面上に実装されたコントローラチップ３およびインターポーザ４とを備えている。 - 特許庁

The first bus masters 50 and 52 can also make access to the second external memory 34 via the low speed bus 40 and the external memory controller 72, and thus, the second external memory 34 is owned in common by the first and second bus masters.例文帳に追加

第１のバスマスタ５０，５２は低速バス４０，外部メモリコントローラ７２を介して第２の外部メモリ３４にもアクセス可能とすることができ、こうして第２の外部メモリ３４は第１，第２のバスマスタに共有される。 - 特許庁

When the main controller 5g in the SD memory card recording device 5 receives the end time of the TV broadcast program from a radio LAN module 5j, it is stored as a recording start time to a SD memory card 4 in a memory storing means 5h.例文帳に追加

ＳＤメモリカード記録機器５内のメインコントローラ５ｇは、無線ＬＡＮモジュール５ｊからテレビ放送番組の終了時間を受信したら、ＳＤメモリカード４への記録開始時間として記憶手段５ｈに格納する。 - 特許庁

The memory controller has a reorderable memory access command issue queue and a command priority level setting input inside, and the command issue queue holds priority of each memory access command based upon the command priority level setting input.例文帳に追加

メモリコントローラ内にリオーダーリング可能なメモリアクセスコマンド発行キューとコマンド優先度設定入力をもち、さらに前記コマンド発行キューはコマンド優先度設定入力に基づいた各メモリアクセスコマンドの優先度を保持する。 - 特許庁

In order to reduce the access waiting time, immediately after the memory access, the memory controller speculatively directs that the selected row will continue to be energized following the acess, based on the history information in the memory speculation table, even after the access.例文帳に追加

メモリ・コントローラは、直後のメモリ・アクセスのアクセス待ち時間を少なくするよう、アクセスの後も、メモリ・スペキュレーション・テーブルにおける履歴情報に基づきその選択された行を活性化し続けることを暫定的に指示する。 - 特許庁

After the end of the transmission, the controller 9 inputs image data from the monitoring camera to a field memory 5, compresses the image data, writes the compressed data in the image memory 7, and reads out the image data from the memory 7 to transmit the data.例文帳に追加

そして、その送信が終了すると、制御装置９は、当該監視カメラからの画像データをフィールドメモリ５に取り込み、圧縮し、画像メモリ７に書き込み、更にその画像メモリ７から読み出して送信する。 - 特許庁

Speed of information to a processor responding to a discriminated result and access operation used for a cache holding mechanism in the memory 200 can be increased by performing hit discrimination of the cache holding mechanism by both of the memory controller 113 and the memory 200.例文帳に追加

キャッシュ保持機構のヒット判定をメモリコントローラとメモリの双方で行うことにより、判定結果に応答するプロセッサへの通知、メモリにおけるキャッシュ保持機構を用いるアクセス動作、を高速化できる。 - 特許庁

When programming memory cells in a memory cell array built in the virtually grounded array structure, a controller 100 controls to program in parallel for two memory cells whose gate electrodes are connected to the same word line.例文帳に追加

仮想接地アレイ構造により構成されたメモリセルアレイ内のメモリセルをプログラムする際、制御部１００は、同一のワード線にゲート電極が接続された２つのメモリセルに並列にプログラムを行うように制御する。 - 特許庁

The processor device is provided with an arithmetic processing part 11, a trace memory 12 for storing trace data of the arithmetic processing part, and a bus controller 20 for performing access control to an external memory 30 according to a memory access address from the arithmetic processing part.例文帳に追加

演算処理部１１と、演算処理部のトレースデータを格納するトレースメモリ１２と、演算処理部からのメモリアクセスアドレスに従って外部メモリ３０に対するアクセス制御を行うバスコントローラ２０を備える。 - 特許庁

The memory of the upstream side processor unit can be accessed from a host processor unit 4, the processor 9 and the memory access controller 11 and the memory of the downstream side processor unit can be accessed from the host processor unit, the processor 116 and the reception part.例文帳に追加

上流側プロセッサユニットのメモリへは、ホストプロセッサユニット４、プロセッサ９、メモリアクセスコントローラ１１からアクセス可能であり、下流側プロセッサユニットのメモリへは、ホストプロセッサユニット、プロセッサ１１６、受信部からアクセス可能である。 - 特許庁

A controller 1 temporarily stores an image picked up by an image pickup section 3 to a 1st memory 4 and reads the image stored in the 1st memory 4 and writes it to a 2nd memory 5 that is attachable/detachable to/from the main body.例文帳に追加

制御装置１により、撮像部３によって撮像された画像を第１のメモリ４に一時記憶し、この第１のメモリ４に記憶された画像を読み出して本体に着脱可能な第２のメモリ５に書き込む。 - 特許庁

To provide a disk controller having a cache memory part and a shared memory part capable of making it unnecessary to increase the number of the shared memory part, and preventing access performance form being deteriorated.例文帳に追加

キュッシュメモリ部と共有メモリ部の二種類のメモリを有するディスク制御装置において、キュッシュメモリ部を増設に応じて、共有メモリ部を増設する必要をなくし、しかも、アクセス性能を低下させないようにする。 - 特許庁

In such a process, if required, a memory controller changes automatic refresh bank order, while the automatic refresh operation is executed on arbitrary memory banks, a read and write operation are enabled in other memory banks.例文帳に追加

このような過程は、必要な場合、メモリ制御器が自動リフレッシュバンク順序を変更できるようにし、自動リフレッシュ動作が任意のメモリバンクで実行されると共に、他のメモリバンクではリードとライト動作を可能とする。 - 特許庁

To obtain a memory backup controller which is reducible in current consumption when a memory is not in operation by providing a non-setting mode for the memory and then supplying no current in the non-setting mode.例文帳に追加

メモリの未設定モードを設けることで前記未設定モード時には電源が供給されないようにし、メモリの非動作時における消費電流の低減を図れるメモリバックアップ制御装置を得ることである。 - 特許庁

To obtain a memory controller and a memory controlling method capable of managing the data areas of a memory more efficiently and also to obtain a computer readable storage medium where a program making a computer execute it is recorded.例文帳に追加

メモリのデータ領域をより効率的に管理できるメモリ制御装置並びにメモリ制御方法およびこれをコンピュータに実行させるプログラムを記録したコンピュータ読取り可能な記憶媒体を提供する。 - 特許庁

A control device, a plurality of processing units, a plurality of local memory units as a base on which the processing unit executes a program, a direct memory access, a controller and shared main memory are included in a common computing module.例文帳に追加

共通のコンピューティング・モジュールの中には、制御装置と、複数の処理ユニットと、処理ユニットがプログラムを処理する元となる複数のローカルメモリと、ダイレクト・メモリ・アクセスと、コントローラと、共用メイン・メモリとが含まれる。 - 特許庁

An enable signal is provided from the memory controller 100 to one of second integrated circuit memory devices to thereby enable implementation of the mode register set command for the second integrated circuit memory devices during the mode register set operation.例文帳に追加

イネーブル信号は、メモリコントローラ１００から、第２集積回路メモリ装置のうち一つに提供され、モードレジスタセットの動作の間に、第２集積回路メモリ装置についてのモードレジスタセットの命令の実行をイネーブルさせる。 - 特許庁

The controller further has a second address bus for interfacing with a volatile RAM memory, a second data bus for interfacing with the volatile RAM memory, and a second controls bus for interfacing with the volatile RAM memory.例文帳に追加

コントローラは更に、揮発性ＲＡＭメモリとインターフェースをとる第２のアドレスバスと、揮発性ＲＡＭメモリとインターフェースをとる第２のデータバスと、揮発性ＲＡＭメモリとインターフェースをとる第２のコントロールバスとを有する。 - 特許庁

The memory controller receives data in sector units, and transfers the sector data to the NAND flash memory directly or via a buffer memory depending on the sector address.例文帳に追加

メモリーコントローラーは、ホストからセクターの単位でデータを受信し、セクターアドレスに応じて、バッファーメモリーを経由してセクターデータを前記ＮＡＮＤフラッシュメモリーに転送したり、前記ＮＡＮＤフラッシュメモリーにセクターデータを直接に転送したりする。 - 特許庁

A programmable controller allocates memory banks corresponding to the main memory of a CPU to each module for arrangement, and the CPU can perform the direct access by selecting the memory bank in the modules by a slot number.例文帳に追加

本プログラマブルコントローラは、ＣＰＵの主メモリに対応するメモリバンクを各モジュール内に割り当てて配置するとともに、ＣＰＵは、スロット番号により当該モジュール内のメモリバンクをセレクトしてダイレクトアクセス可能とした。 - 特許庁

According to whether the memory device is shifted to the power saving mode, the controller 1 changes output timing of the control signal to the memory device to keep the memory device to be on in a period of transferring data.例文帳に追加

また、メモリコントローラ１は、メモリデバイスが省電力モードに移行されているか否かに応じて、当該メモリデバイスへの制御信号の出力タイミングを変更することにより、データ転送時間中、当該メモリデバイスをオンさせる。 - 特許庁

To provide a reading method for a nonvolatile memory device, an operation method for a memory controller, and an operation method for a memory system capable of improving reading performance by reducing the execution frequency of an algorithm which performs read retry process.例文帳に追加

リードリトライを行うアルゴリズムの実行回数を減らして、読み出し性能を向上させうる不揮発性メモリ装置の読み出し方法及びメモリコントローラの動作方法並びにメモリシステムの動作方法を提供する。 - 特許庁

To provide a memory controller and memory control method for controlling transfers each including the sequence of a clear phase with a memory device having the actual sequence of the clear phase depending on the type of transfer.例文帳に追加

各々の転送が明確なフェーズのシーケンスを含み、明確なフェーズの実際のシーケンスが転送のタイプに依存する型のメモリデバイスとの間で転送を制御するためのメモリコントローラおよびメモリ制御方法を提供する。 - 特許庁

This memory controller is provided with a plurality of memory interface parts 12 to 16 corresponding to a plurality of types of memories and a clock signal generating device 2 for supplying a clock signal through an independent path to each of the plurality of memory interface parts.例文帳に追加

複数種類のメモリに対応した複数のメモリ・インターフェース部１２〜１６と、この複数のメモリ・インターフェース部のそれぞれに独立な経路によりクロック信号を供給するクロック信号生成装置２とを備える。 - 特許庁

To provide a serial memory control system, method and program for, when a serial memory controller is reset in any mode other than an initially set address mode, achieving the matching of modes with a serial memory having no reset terminal.例文帳に追加

初期的に設定されるアドレスモード以外のモードでシリアルメモリ・コントローラがリセットされたとき、リセット端子を持たないシリアルメモリとの間でモードの一致を採ることのできるシリアルメモリ・コントロールシステム、方法およびプログラムを得ること。 - 特許庁

This page printer controller 10 is equipped with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for connecting mutually the printer video processor to an external memory and the cache memories for data and for instruction, and an input/output controller for connecting mutually the page printer controller to an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

A page printer controller (10) is provided with an instruction process, a printer video processor equipped with a video port, cache memories for data and for instruction, a memory controller for interconnecting the printer video processor with an external memory and the cache memories for data and for instruction, and an input/output controller for interconnecting the page printer controller with an input/output port.例文帳に追加

ページ・プリンタ・コントローラ（１０）は命令プロセス、ビデオ・ポートを備えたプリンタ・ビデオ・プロセッサ、データ用および命令用キャッシュ・メモリ、プリンタ・ビデオ・ブロセッサを外部メモリおよびデータ用と命令用キャッシュ・メモリと相互接続するためのメモリ・コントローラ、およびページ・プリンタ・コントローラを入出力ポートと相互接統するための入出力コントローラを備えている。 - 特許庁

The general-purpose controller comprises a plurality of field device I/O ports connected to a processor through a communication means, a composition communication port which is connected to the processor and a memory and enables composition of the controller using a programming routine, and a second communication port which connects a user interface part to the controller intermittently and displays information stored in the memory of the controller.例文帳に追加

汎用コントローラは、プロセッサに通信により接続された複数のフィールドデバイス入出力ポートと、プロセッサおよびメモリに接続されて、プログラミングルーチンを用いてコントローラを構成可能にする構成通信ポートと、ユーザインターフェース部をコントローラに間欠的に接続してコントローラのメモリ内に記憶された情報を表示する第２通信ポートを備える。 - 特許庁

The semiconductor memory device comprises a semiconductor memory 12, a corrected voltage memory circuit 19 for storing a corrected voltage Vread' which is a corrected read voltage of the semiconductor memory, and a controller 13 which is so configured as to read out the corrected voltage from the corrected voltage memory circuit and perform a readout operation of the semiconductor memory by the corrected voltage.例文帳に追加

半導体記憶装置は、半導体メモリ１２と、前記半導体メモリの読み出し電圧を補正した補正電圧Ｖread´を記憶する補正電圧記憶回路１９と、前記補正電圧記憶回路から前記補正電圧を読み出し、前記補正電圧により前記半導体メモリの読み出し動作を行うように構成されたコントローラ１３とを具備する。 - 特許庁

The memory control system is provided with a memory 5 having plural memory banks 51 to 54 capable of independently storing row addresses, plural request devices 2, 6, 7 capable of accessing the memory 5 and a memory controller 4 for receiving access requests from respective request devices 2, 6, 7, selecting any one of the requests by arbitration and allowing the request device outputting the selected access request to access the memory 5.例文帳に追加

それぞれが独立して行アドレスを保持することが可能な複数のメモリバンク５１〜５４を有するメモリ５と、該メモリ５にアクセス可能な複数の要求装置（２，６，７）と、これら要求装置からのアクセス要求を受け、調停によりいずれか１つのアクセス要求を選択してメモリ５へのアクセスを許可するメモリ制御装置４とを有する。 - 特許庁

This nonvolatile memory includes: a phase-change memory cell array which includes a plurality of normal phase-change memory cells and a plurality of pseudo one time programmable (OTP) phase-change memory cells; a write driver which writes data into the normal and pseudo OTP phase-change memory cells of the phase-change memory cell array; and an OTP controller which selectively disables the write driver.例文帳に追加

本発明において、不揮発性メモリは複数のノーマル相変化メモリセルと複数の擬似ワンタイムプログラマブル（ＯＴＰ）相変化メモリセルとを含む相変化メモリセルアレイ、前記相変化メモリセルアレイの前記ノーマルと擬似ＯＴＰ相変化メモリセルにデータを書き込む書き込みドライバ、及び前記書き込みドライバを選択的にディセーブルするＯＴＰ制御器を含む。 - 特許庁

A semiconductor memory device includes at least: a memory cell array 11 where a plurality of memory cells MC is disposed; a random number generation circuit 16 for generating random numbers; and a controller 19 for controlling the memory cell array 11 and the random number generation circuit 16.例文帳に追加

実施形態によれば、半導体記憶装置は、複数のメモリセルＭＣが配置されるメモリセルアレイ１１と、乱数（Random number）を発生させる乱数発生回路１６と、メモリセルアレイ１１および乱数発生回路１６を制御するコントローラ１９とを少なくとも具備する。 - 特許庁

The memory controller 1 has: a scenario memory unit 11 for storing a predetermined scenario corresponding to an application program to be executed; and a control unit 12 for setting a predetermined area of a memory 112a to a memory area 21 to be accessed according to the scenario.例文帳に追加

メモリコントローラ１は、実行されるアプリケーションプログラムに対応する予め決められたシナリオが記憶されているシナリオ記憶部１１と、メモリ１１２ａの所定の領域をシナリオに従ってアクセスされる記憶領域２１に設定する制御部１２とを有する。 - 特許庁

This memory system is configured to store data and output the stored data in response to a request from host equipment when a power is supplied from the host equipment 2, and provided with a semiconductor memory 11 and a controller 12 for controlling the write of the data in the memory and the read of the data from the memory.例文帳に追加

メモリシステムは、ホスト機器から電源を供給され、ホスト機器からの要求によってデータの記憶および記憶されたデータの出力を行い、半導体メモリと、メモリへのデータの書き込みおよびメモリからのデータの読み出しを制御するコントローラとを含む。 - 特許庁

The controller reads out the image data written into the first memory area of the image memory part, to be supplied to the second image processing part, and reads out the image data written into the second memory area of the image memory part, to be supplied to the third image processing part.例文帳に追加

メモリコントローラにより、第２の画像処理部には、画像メモリ部の第１のメモリ領域に書き込まれた画像データが読み出されて供給され、第３の画像処理部には、画像メモリ部の第２のメモリ領域に書き込まれた画像データが読み出されて供給される。 - 特許庁

A memory controller is provided to store newest management information in the volatile memory, to store old management information in the first nonvolatile memory, and to store differential data between the newest management information and the old management information in the second nonvolatile memory.例文帳に追加

前記揮発性メモリに最新管理情報を記憶し、前記第１の不揮発性メモリに旧管理情報を記憶し、および前記第２の不揮発性メモリに前記最新管理情報と前記旧管理情報の差分データを記憶するメモリコントローラが設けられる。 - 特許庁

The memory controller is configured to generate a plurality of control signals to access to the memory, and to adjust timing among the plurality of control signals to change the memory access speed as a function of a parameter which relates to an operation of the memory system.例文帳に追加

メモリ・コントローラは、メモリをアクセスするために複数の制御信号を発生させるため、そして、メモリ・システムの動作に関係するパラメータの関数としてメモリ・アクセス速度を変更するために複数の制御信号間のタイミングを調節するために構成される。 - 特許庁