「memory controller」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

The controller responds to a command which is given from an external part, controls the driving of the light-emitting element, displays a state during a memory access operation and displays the free capacitance of the memory, based on sector management information of the memory.例文帳に追加

コントローラは、外部から与えられるのコマンドに応答して、前記発光素子を駆動制御して、前記メモリアクセス動作中の状態を表示し、また、メモリのセクタ管理情報に基づいてメモリの空き容量の状態を表示する。 - 特許庁

To provide a memory system for changing bus width of a bus connected to a memory cell in a nonvolatile semiconductor memory device dynamically in accordance with an operation mode from a controller, to improve data processing performance while reducing current consumption.例文帳に追加

不揮発性半導体記憶装置内のメモリセルに接続されるバスのバス幅を、コントローラから動作モードに応じて動的に切り替えることを可能にして、データ処理性能を向上し消費電流を低減するメモリシステム。 - 特許庁

An image recording and reproducing apparatus 1 is provided with a signal processing and resolution conversion section 11, an image converter 12, a first memory 13, a second memory 15, a memory controller 14, a video signal processor 16, a compression/expansion section 17, and a magnetic recoder/reproducer 18.例文帳に追加

画像記録再生装置１に、信号処理・解像度変換部１１、画像変換手段１２、第１メモリ１３、第２メモリ１５、メモリコントローラ１４、ビデオ信号処理部１６、圧縮・伸長部１７、磁気記録・再生部１８を設ける。 - 特許庁

If function setting contents of the living room master unit 3 registered in the controller memory of the controller 4 and the master unit memory of the living room master unit 3 are different when a function determining operation is performed, a controller control part or a master unit control part unifies the contents with the ones registered in one of them by a preset condition.例文帳に追加

制御機制御部或いは親機制御部は、機能決定操作されたら制御機４の制御機メモリ及び居室親機３の親機メモリに登録されている居室親機３の機能設定内容が異なっている場合は、予め設定された条件により何れか一方に登録されている内容で統一する。 - 特許庁

To prevent the rewriting of a memory value in a nonvolatile memory built in a remote controller with an operation time stored in an air conditioner body in a state of temporary connection between the air conditioner and the remote controller during maintenance work, and thus to perform the execution of maintenance work by the use of the same remote controller in many work sites.例文帳に追加

メンテナンス作業中の一時的な空調機本体とリモコンとの接続状態において、リモコンに内蔵された不揮発性メモリの記憶値が空調機本体に記憶されている運転時間によって書き換わってしまうことを防止して、多くの現場で同じリモコンを使ってメンテナンス作業を行うことを可能する。 - 特許庁

In this case, at the time of operating down-load to each operating controller, a memory module MM corresponding to the operating controller being the target of down-load is specified from preliminarily set corresponding information, and the down-load information is transmitted not only to the operating controller being the target of down-load but also the specified memory module MM.例文帳に追加

ここで各稼働系制御装置へダウンロードを行う際には、予め設定された対応情報からダウンロード対象の稼働系制御装置に対応するメモリモジュールＭＭを特定し、ダウンロード情報を、ダウンロード対象の稼働系制御装置宛だけでなく特定したメモリモジュールＭＭ宛にも送信する。 - 特許庁

With respect to a boiler 1 which is provided with the controller 3 applying a microcomputer, and of which the operation is controlled on the basis of the set value input to a data memory in the controller 3, an external device 2 for recording a value same as the set value input to the data memory in the controller 3 is mounted on a place separated from the boiler 1.例文帳に追加

マイコンを使用した制御装置３をボイラ１に設置しておき、前記制御装置３内のデータメモリに入力した設定値に基づいて運転を制御しているボイラ１において、ボイラ１とは別の場所に前記制御装置３内のデータメモリに入力した設定値と同じ値を記録する外部機器２を設ける。 - 特許庁

The data processor comprises a central processing unit (7), a graphics controller (8), a display controller (3), an image recognition module (2), a memory controller (15) capable of controlling access to an external memory (17), and image data input parts (4, 5) allowing for image data input from outside and necessary format conversion, and is formed in one chip.例文帳に追加

中央処理装置（７）、描画制御部（８）、表示制御部（３）、画像認識モジュール（２）、外部メモリ(１７)に対するアクセス制御が可能なメモリコントローラ(１５)、及び外部から画像データ入力と必要なフォーマット変換を行うことが可能な画像データ入力部(４，５)を有し、1チップに形成される。 - 特許庁

The semiconductor device having memory macros storing data according to instruction from a control circuit includes: a plurality of test circuits that perform operational tests of the respective memory macros; and a controller that enables operation of the test circuit corresponding to a dispersed memory macro among the memory macros.例文帳に追加

制御回路からの命令によりデータを記憶する複数のメモリマクロを有する半導体装置は、該複数のメモリマクロの動作試験をそれぞれ行う複数の試験回路と、該複数のメモリマクロのうち離散したメモリマクロに対応した該試験回路の動作を有効にする制御部とを有する。 - 特許庁

To activate the drive control program of a drive unit by the power OFF/ON of a numerical controller only with an inexpensive volatile memory RAM without using a nonvolatile memory FLASH memory operated as a drive control program storage area and also execution memory for the hardware of the drive unit.例文帳に追加

ドライブユニットのハードウェアに駆動制御プログラム格納エリアかつ実行メモリとして動作する不揮発性メモリＦＬＡＳＨメモリを用いることなくコスト的に安価な揮発性メモリＲＡＭのみで、数値制御装置の電源ＯＦＦ／ＯＮでドライブユニットの駆動制御プログラムを起動させる。 - 特許庁

For example, when writing is performed to the nonvolatile semiconductor memory 3a, a controller 4 performs update processing of the address conversion table stored in the nonvolatile semiconductor memory 3b while performing writing to the nonvolatile semiconductor memory 3a to shorten the write processing time of the memory card 1.例文帳に追加

たとえば、不揮発性半導体メモリ３ａに書き込みを行う場合、コントローラ４は、不揮発性半導体メモリ３ａへの書き込みを行いながら、不揮発性半導体メモリ３ｂに格納されたアドレス変換テーブルの更新処理を行い、メモリカード１の書き込み処理時間を短縮する。 - 特許庁

The first semiconductor integrated circuit 10 has: a memory controller 14 controlling reading of data from the main memory 30 and writing of data into the main memory 30; and a data transfer part 18 for transferring the data read from the main memory 30 to the second semiconductor integrated circuit 20.例文帳に追加

また、第１半導体集積回路１０は、メインメモリ３０からのデータの読み出し及びメインメモリ３０へのデータの書き込みを制御するメモリコントローラ１４と、メインメモリ３０から読み出されたデータを第２半導体集積回路２０へ転送するデータ転送部１８と、を有している。 - 特許庁

Particularly, in the communication at writing, it is possible to inform the memory controller 10 whether the memory 12 is busy or the memory 12 is ready for writing, because the writing should be suspended until the nonvolatile memory 12 becomes ready for writing.例文帳に追加

特に、書き込み時におけるこれらの通信は、不揮発性メモリ１２が書き込みの準備ができるまで書き込みが保留されなければならないように、メモリ１２がビジーな時と、メモリ１２が書き込みの準備ができた時とを、メモリコントローラ１０に知らせるものであることが可能である。 - 特許庁

When peripheral equipment 2 is newly added, a software managing means 5 for peripheral equipment of a controller 1 copies a control program for peripheral equipment stored in a back-up memory 17 to a program memory 9, and copies the data of a parameter memory 18 to a data memory 11.例文帳に追加

周辺装置２が新たに追加されたものである場合、制御装置１の周辺装置用ソフトウエア管理手段５は、バックアップメモリ１７に格納されている周辺装置用制御プログラムをプログラムメモリ９にコピーすると共に、パラメータメモリ１８のデータをデータメモリ１１にコピーする。 - 特許庁

The memory controller has a function to add the parity to data input by host equipment and store them in the nonvolatile memory when writing data to the nonvolatile memory and, when reading the data, read the data and their parity from the nonvolatile memory to detect an error part and perform data error correction.例文帳に追加

メモリコントローラは、不揮発性メモリへのデータ書込み時は、ホスト機器から入力したデータにパリティを付加して不揮発性メモリに記憶し、データ読出し時は、不揮発性メモリからデータとそのパリティを読み出して誤り箇所を検出し、データ誤り訂正を行う機能を有する。 - 特許庁

The memory card control system for supporting an interface of a memory card is equipped with an analog switch part 28 for separating the memory card signals of two or more systems, and for individually accessing each system in order to control the same type of memory cards 25 and 27 of two or more systems by controller 20 of one system.例文帳に追加

メモリカードのインターフェースをサポートするメモリカード制御システムにおいて１系統のコントローラ２０で、同一種類の２系統以上のメモリカード２５、２７を制御するために２系統以上のメモリカード信号を分離しかつ１系統ずつ個別にアクセスできるアナログスイッチ部２８を設けるようにした。 - 特許庁

In this memory module 100, an address generation circuit 120 generates the highest order bit B2 of the bank address insufficient for the purpose of specification of the memory cell that is the access target by use of the highest order bit of the row address output from the memory controller 12, and outputs it to SDRAM (Synchronous Dynamic Random Access Memory) 110.例文帳に追加

メモリモジュール１００において、アドレス生成回路１２０は、メモリコントローラ１２から出力されたロウアドレスの最上位ビットを用いて、アクセス対象となるメモリセルを特定するために不足するバンクアドレスの最上位ビットＢ２を生成し、これをＳＤＲＡＭ１１０に出力する。 - 特許庁

A memory array 2 including a memory cell array in which destructive read type memory cells are integrated, an address buffer 3 outputting an internal address signal corresponding to an external address signal, an address decoder 4 outputting a memory cell selection signal based on the result of decoding and a controller 5 are provided.例文帳に追加

破壊読み出し型のメモリセルが集積されたメモリセルアレイを含むメモリアレイ２と、外部アドレス信号に対応した内部アドレス信号を出力するアドレスバッファ３と、内部アドレス信号をデコードし、デコード結果に基づいてメモリセル選択信号を出力するアドレスデコーダ４と、コントローラ５とを具備する。 - 特許庁

The electronic device 1 is provided with the housing 4; a main circuit board 5 stored in the housing 4; a memory controller 25 mounted on the main circuit board 5; only one memory slot 21 mounted on the main circuit board 5; and only one memory module 22 attached to the memory slot 21.例文帳に追加

電子機器１は、筐体４と、筐体４に収容されたメイン回路基板５と、メイン回路基板５に搭載されたメモリコントローラ２５と、メイン回路基板５に実装された唯一のメモリスロット２１と、メモリスロット２１に装着された唯一のメモリモジュール２２とを具備する。 - 特許庁

To speed up processing while keeping the consistency of data stored in a shared memory and a cache in a shared memory distribution type parallel computer having plural nodes each of which is provided with a processor, a part of the shared memory, a memory controller, and a cache and connecting respective nodes by inter-connection net routers corresponding to respective nodes.例文帳に追加

プロセッサと、共有メモリの一部と、メモリコントローラと、キャッシュとを有するノードを複数有し、各ノードは、各ノードに対応する相互結合網ルータにより結合された分散共有メモリ型並列計算機において、共有メモリとキャッシュのデータの一貫性を保ちつつ高速化を実現する。 - 特許庁

The image processing processor 51 after transferring the input data from the main memory 56 to the local memory 54 uses the minimums and maximums by the elements of the input data to calculate an LUT transfer range needed for data processing and the LUT transfer range is transferred by the DMA controller 52 from the main memory 56 to the local memory 54.例文帳に追加

画像処理プロセッサ51は、メインメモリ56からローカルメモリ54に入力データの転送後、入力データの要素毎の最小値及び最大値を使用し、データ処理に必要なLUT転送範囲を計算し、LUT転送範囲をDMAコントローラ52によりメインメモリ56からローカルメモリ54に転送する。 - 特許庁

Then, a byte enable signal is used as a 4 byte clear enable signal at the time of memory read clear, and when memory read clear is requested, the memory controller 2 operates for the writing of zero data in the same address according to the 4 byte clear enable signal when the memory read clear is requested after the end of the read.例文帳に追加

そして、メモリリードクリア時はバイトイネーブル信号を４バイトクリアイネーブル信号として使用し、メモリコントローラ２はメモリリードクリアが要求された時、そのリード終了後、メモリリードクリアが要求された時の４バイトクリアイネーブル信号に従って同アドレスにゼロデータをライトするよう動作する。 - 特許庁

The first bank is constituted so as to basically function under control of the signal processing element 36, the second bank is constituted so as to basically function under control of a system memory controller 28, however, all parts of respective memory banks are addressed by both of the signal processing element and the system memory controller.例文帳に追加

第１のバンクは、信号処理素子３６の制御下で基本的に機能するように構成され、第２のバンクは、システム・メモリ・コントローラ２８の制御下で基本的に機能するように構成されるが、各メモリ・バンクの全ての部分が、信号処理素子とシステム・メモリ・コントローラとの両方によってアドレス可能である。 - 特許庁

The data processing time can be very much shortened, since in a system provided with a multiple port memory controller and at least one protocol conversion arbitration circuit according to the present invention, each of two or more modules can perform data transmission or reception with an external memory via the multiple port memory controller directly, without causing data to pass through a system bus, respectively.例文帳に追加

多重ポートメモリコントローラと、本発明による少なくとも一つのプロトコル変換仲裁回路とを備えるシステムは、複数個のモジュールのそれぞれがシステムバスを介さずに、直接的に前記多重ポートメモリコントローラを介して外部メモリとデータを送受信しうるので、データプロセシング時間が非常に短縮される。 - 特許庁

An error block management method for a flash disk device comprising a flash memory and a controller for the flash memory has the steps of recording information about logical sectors 23 with errors in an error management table 17 in the controller, and referring to the error management table 17 when the flash memory is accessed.例文帳に追加

フラッシュメモリと該フラッシュメモリのコントローラとから成るフラッシュディスク装置のエラーブロック管理方法であって、エラーが発生した論理セクタ２３の情報を前記コントローラに設けられたエラー管理テーブル１７に記録するステップと、前記フラッシュメモリへアクセスする際に前記エラー管理テーブル１７を参照するステップとを有する。 - 特許庁

In the traffic monitoring device for carrying out analysis/ tabulation processing by storing a plurality of traffic statistic data on the POS or LAN interface in a memory block 2, a CPU executes access through a controller 3 to the memory block and between the controller and the memory block, the traffic monitoring device has a periodical write/read cycle.例文帳に追加

POS又はLANインタフェースにおけるトラフィックの複数の統計データをメモリブロック２に蓄積して解析・集計処理を実行するトラフィックモニタ装置において、前記メモリブロックに対して、CPUはコントローラ３を介してアクセスを実行する構成とし、前記コントローラとメモリブロック間では、定期的なライト／リードサイクルを有するトラフィックモニタ装置。 - 特許庁

Further, refreshment operation is performed in an one side of internal operation cycle IOC2 in an external operation cycle EOC, as the other side of the internal operation cycle IOC1 is utilized for operation responding to a command from the memory controller, the memory controller can supply a command such as read-out, write-in, and the like without considering refreshment timing of the memory circuit.例文帳に追加

更に、リフレッシュ動作は、外部動作サイクルEOC内の一方の内部動作サイクルIOC2で行われ、他方の内部動作サイクルIOC1はメモリコントローラからのコマンドに応答する動作に利用されるので、メモリコントローラは、メモリ回路のリフレッシュタイミングを考慮することなく、読み出しや書き込み等のコマンドを供給することができる。 - 特許庁

To provide a direct memory access controller and an image processor, capable of reading read units from a plurality of data blocks stored in a memory in accordance with a predetermined order.例文帳に追加

メモリに格納された複数のデータブロックから読出し単位を所定の順序に従って読出していくことが可能なダイレクトメモリアクセスコントローラ及び画像処理装置を提供する。 - 特許庁

To provide an electronic controller capable of accurately executing the data initialization of a data memory when parameter allocation in the data memory is changed according to the change of a control program.例文帳に追加

制御プログラムの変更によりデータメモリにおけるパラメータ割付が変更される場合において、データメモリのデータ初期化を的確に実施することができる電子制御装置を提供する。 - 特許庁

To provide a cache memory controller, a cache memory control method, a central processor, an information processor, and a central processing method, reducing a waiting time of a demand fetch process waiting a prefetch process.例文帳に追加

プリフェッチ処理を待つディマンドフェッチ処理の待ち時間を短縮するキャッシュメモリ制御装置、キャッシュメモリ制御方法、中央処理装置、情報処理装置、中央処理方法を提供する。 - 特許庁

When data are copied from the first memory 4a to the second memory 4b, the first DMA engine 10a transmits the first read command and the second read command to the first controller 6a.例文帳に追加

第１メモリ４ａから第２メモリ４ｂへのデータのコピー動作時、第１ＤＭＡエンジン１０ａは、第１読み出しコマンドと、第２読み出しコマンドとを、第１コントローラ６ａに発信する。 - 特許庁

For this purpose, the controller 10 is provided with function implementation units which includes a memory 22 as a data logging section, a memory controlling section 23, a threshold determination section 24 and a data transfer timing output section 25.例文帳に追加

そのために、コントローラ１０に、データロギング部としてのメモリ２２、メモリ制御部２３、しきい値判定部２４およびデータ移動タイミング出力部２５を機能実現手段として設ける。 - 特許庁

The device 100 for recording/reproducing stream data via a buffer memory 10 is provided with a controller 11 for storing the stream data in the buffer memory 10 to sequentially output the same.例文帳に追加

ストリームデータをバッファメモリ１０を介して記録又は再生する記録再生装置１００は、ストリームデータをバッファメモリ１０に格納し順次出力させるコントローラ１１を備える。 - 特許庁

The controller 20 determines the types of applicable memory devices by comparing the device codes read out from the memory device 10 by means of an ID read operation and the device codes stored in the register 200.例文帳に追加

コントローラ２０は、ＩＤリード動作によりメモリデバイス１０から読出したデバイスコードと、レジスタ２００に保存されたデバイスコードとを比較して、対応可能なメモリデバイスの種類を判別する。 - 特許庁

According to contents set by the BIOS 3, the memory controller 4 supplies the signal of a signal strength for making suitable the buffer capability of each of semiconductor memories to the memory module 2.例文帳に追加

メモリコントローラ４は、ＢＩＯＳ３によって設定された内容に従い、各半導体メモリのバッファ能力を適度にする信号強度の信号をメモリモジュール２に供給する。 - 特許庁

To provide a synchronous memory controller capable of exactly calculating a phase difference between data and a clock signal without adding data pins of the synchronous memory, and to provide a data transfer system.例文帳に追加

同期型メモリのデータピンを追加することなく、データとクロック信号との位相差を正確に算出することが可能な同期型メモリ制御装置及びデータ転送システムを提供すること。 - 特許庁

The read data A002 and the servo signal A001 stored in the buffer memory are transferred to an external device 0002 via the external interface 0110 by the memory controller 0108.例文帳に追加

バッファメモリに格納された読み出しデータＡ００２とサーボ信号Ａ００１とはメモリ制御部０１０８によって外部インターフェース０１１０を介して外部装置０００２に転送可能とされる。 - 特許庁

A document read controller 116 of the image reader comprises a shading correction circuit 301, a shading correction memory 302, a dust detection circuit 303, and a detection result holding memory 304.例文帳に追加

画像読取装置の原稿読取コントローラ１１６は、シェーディング補正回路３０１、シェーディング補正用メモリ３０２、ゴミ検出回路３０３、検出結果保持用メモリ３０４を備える。 - 特許庁

To solve the problem associated with the increase in power consump tion caused by a wiring capacitance when connecting a board, on which a memory and a memory controller or the like are formed, onto a display board.例文帳に追加

メモリやメモリコントローラ等が形成された基板を、ディスプレイ基板上に接続する際に問題となる、配線容量による消費電力増大の問題を解決することを課題とする。 - 特許庁

The first processor issues a command to the DMA controller, to transfer the processing data received from the communication interface to the second memory, based on the size data stored in the first memory.例文帳に追加

第１プロセッサは、第１メモリに格納されたサイズデータに基づき、ＤＭＡコントローラに対して、通信インターフェイスにより受信された処理用データを第２メモリに転送する命令を発行する。 - 特許庁

To provide a memory access controller capable of avoiding processing suppression of a processor and discarding of a request packet and capable of efficiently and reliably executing processing, and to provide a memory access control method.例文帳に追加

プロセッサの処理抑制やリクエストパケットの破棄を回避し、効率よく、かつ確実に処理を実行することができるメモリアクセス制御装置およびメモリアクセス制御方法を提供する。 - 特許庁

When a user selects a resolution, a controller 101 loads coefficient data by each class in the selected resolution into coefficient memory 134 from an information memory bank 135.例文帳に追加

コントローラ１０１は、ユーザが解像度の選択操作を行う際、選択された解像度における各クラス毎の係数データを情報メモリバンク１３５より係数メモリ１３４にロードする。 - 特許庁

A compression/extension block 9 of the controller receives data which a host system 4 is going to store in the flash memory 2, and performs lossless compression to the received data and stores it in the flash memory 2.例文帳に追加

コントローラの圧縮伸長ブロック９は、ホストシステム４がフラッシュメモリ２に格納しようとするデータを受け取り、受け取ったデータにロスレス圧縮を施してフラッシュメモリ２に格納する。 - 特許庁

A controller 11 of a recording medium 1 obtains block attribute information from each erasure block of a user area of a memory 12 when processing of a writing system to the memory 12 is performed.例文帳に追加

記録メディア１のコントローラ１１は、メモリ１２への書き込み系の処理が行われた場合、メモリ１２のユーザ領域の各消去ブロックからブロック属性情報を取得する。 - 特許庁

The disk drive system includes a processing element which executes various operations and a hard disk controller having a buffer which provides an interface for the memory device such as a random access memory or the like.例文帳に追加

ディスク駆動システムが種々の動作を実行する処理要素及びランダムアクセスメモリ等のメモリ装置に対するインターフェースを与えるバッファを具備するハードディスク制御器を有している。 - 特許庁