「memory device」に関連した英語例文の一覧と使い方(494ページ目) - Weblio英語例文検索

The image forming device has a control section having a processor, the hard disks to read/write image data from and to, an image data processing section having a memory sending and receiving data to and from an extension circuit or a compression circuit and sending and receiving data to and from the hard disks, an image processing engine, and an input operation section.例文帳に追加

プロセッサを有した制御部と、画像データを書き込み及び／又は読み出すハードディスクと、伸長回路又は圧縮回路との間でデータ授受を行うとともにハードディスクとの間でデータ授受を行うメモリを有する画像データ処理部と、画像処理のエンジンと、入力操作部と、を備えた画像形成装置であって、エンジンで取り扱う原稿用紙の種別情報（長尺紙又は不定型紙）に基づいて、アクセスするハードディスクのプラッタ位置を設定（外周部設定）すること。 - 特許庁

An information data management device has an information data memory portion for storing information data, a display situation information storing portion for storing display situation information relating to a date of information data stored in the information data storing portion, a date input portion for inputting the date, and a display situation content reconstruction portion for virtually reconstructing the content of display situation of information data at the date input by the date input portion.例文帳に追加

情報データを記憶する情報データ記憶部と、前記情報データ記憶部に記憶された情報データの日時に関連した表示状況情報を記憶する表示状況情報記憶部と、前記日時を入力する日時入力部と、前記表示状況情報記憶部を参照して、前記日時入力部により入力された日時における情報データの表示状況の内容を仮想的に再構成する表示状況内容再構成部とを備える。 - 特許庁

Then, the device is provided with input buffer amplifiers 8-1 to 8-4 for special mode generating an internal clock signal for a special mode being separated from a normal mode relating to read-out operation or write-in operation of data in the semiconductor memory and at least one filter out of noise filters 9-1 to 9-4.例文帳に追加

ここで、入力信号の変化に対して緩やかに変化する時間応答特性を有し、上記複数の外部クロック信号のうちの少なくとも１つの外部クロック信号に基づいて、上記半導体記憶装置におけるデータの読み出し動作又は書き込み動作に係わる通常モードとは別の特殊モードのための内部クロック信号を発生する特殊モード用入力バッファアンプ８−１乃至８−４及びノイズフィルタ９−１乃至９−４のうちの少なくとも１つを備える。 - 特許庁

In the network system, when a user circuit is not used, or when room is left in capacity of the user circuit, the advertising information stored in the system is transferred to the indoor communication equipment of the corresponding user circuit, and the indoor communication equipment stores the corresponding advertising information in the memory device and provides it to the user when necessary.例文帳に追加

受信した広告情報を格納するための記憶装置を有する宅内通信機器を収容するネットワークシステムにおいて、システムは、ユーザ回線が使用されていない場合、あるいは、ユーザ回線の回線容量に空きがある場合、システムに格納された広告情報を当該ユーザ回線の宅内通信機器に対して転送し、当該宅内通信機器は、当該広告情報を前記記憶装置に格納して必要に応じて当該広告情報をユーザに提供する。 - 特許庁

The memory device 18 stores machine-readable instructions that, when executed by the processor 16, enable the processor 16 to determine a set of error estimates corresponding to pseudo-range measurements derived from the plurality of signals, to determine an error covariance matrix for a main navigation solution using ionospheric-delay data, and to determine at least one protection level value based on the error covariance matrix, using a parity space technique.例文帳に追加

メモリデバイス１８は、機械読取り可能命令を格納しており、この命令はプロセッサ１６によって実行されると、プロセッサ１６が、複数の信号から導出される擬似距離測定値に対応する１組の誤差推定値を求めること、電離層遅延データを用いて、主航行解のための誤差共分散行列を求めること、及びパリティ空間技法を用いて、誤差共分散行列に基づいて、少なくとも１つの保護レベル値を求めることを可能にする。 - 特許庁

A mobile communication terminal capable of downloading the contents comprises: a memory for storing at least one multimedia data to be output while downloading contents; a controller for outputting at least one control signal to control an output of the stored multimedia data when a prediction time for downloading the contents is more than a prescribed reference time; and at least one output device for outputting the stored multimedia data, based on the output control signal.例文帳に追加

コンテンツをダウンロード可能な移動通信端末機は、コンテンツのダウンロード中に出力する少なくとも１つのマルチメディアデータを保存するメモリと、コンテンツのダウンロード予想時間が所定の基準時間以上であると、前記保存されているマルチメディアデータの出力を制御する少なくとも１つの制御信号を出力する制御部と、出力された制御信号に基づいて前記保存されているマルチメディアデータを出力する少なくとも１つの出力装置と、を含む。 - 特許庁

This device comprises bit lines, plural word lines arranged perpendicularly to these bit lines, plural memory cells arranged respectively at intersection regions of the bit lines and the word lines, a storing circuit having at least two latches latching data, and a program data discriminating circuit setting the bit lines to either of program voltage and program prohibiting voltage depending on a logic state of data latched by the latch by programming operation.例文帳に追加

ビットラインと、このビットラインに対して垂直に配列された複数本のワードラインと、前記ビットラインと前記ワードラインの交差領域にそれぞれ配列された複数個のメモリセルと、それぞれが対応する入出力ラインに接続され、データをラッチする少なくとも２つのラッチを有する貯蔵回路と、前記ラッチにラッチされたデータの論理状態によりプログラム動作で前記ビットラインをプログラム電圧及びプログラム禁止電圧のうちの一つに設定するプログラムデータ判別回路とを含む。 - 特許庁

The image reproducing device for reproducing the still images is equipped with an image processor 6 as a processing means for processing the still images which are to be reproduced respectively and a control unit 1 which stores the designated processing content in a memory 7 when the first one of the still images is subjected to processing by the processing means, and the stored designated processing content is applied to the other still images.例文帳に追加

複数の静止画を再生する画像再生装置において、再生される複数の静止画中のそれぞれに対して処理を施す処理手段として画像処理部６などを備え、その処理手段により前記複数の静止画中の最初の一つに対して処理を施すとき、制御部１は、指定された処理指定内容をメモリ７に保存しておき、保存した処理指定内容を前記複数の静止画中の他の静止画にも適用させる構成にした。 - 特許庁

This waveform measuring device, which fetches a measuring signal A/D-converted into memory as measuring data and herewith displays these measuring data as measuring wave forms on a screen, comprises a measuring area setting means for setting at least 2 places of measuring areas, a waveform parameter measuring means automatically measuring a waveform parameter in each measuring area, and a computing means for performing required computations using these measured waveform parameters automatically.例文帳に追加

測定信号をＡ／Ｄ変換し測定データとしてメモリに取り込むとともに、これら測定データに基づき測定波形として画面上に表示する波形測定装置において、測定信号に対して少なくとも２個所の測定領域を設定する測定領域設定手段と、各測定領域内の波形パラメータを自動測定する波形パラメータ測定手段と、これら自動測定された波形パラメータを用いて所望の演算を行う演算手段、を設けたことを特徴とするもの。 - 特許庁

A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.例文帳に追加

本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁

The semiconductor memory device includes a selector for selectively loading read inversion information and write inversion information on an inversion bus, the inversion bus for transferring the inversion information loaded in the selector, a plurality of read inversion units reflecting the read inversion information transmitted from the inversion bus to output data, and a plurality of write inversion units reflecting the write inversion information transmitted from the inversion bus to input data.例文帳に追加

本発明に係る半導体メモリ装置は、読み出しインバージョン情報及び書き込みインバージョン情報を選択的にインバージョンバスに載せるための選択部と、該選択部により載せられたインバージョン情報を伝達するための前記インバージョンバスと、該インバージョンバスから伝達された前記読み出しインバージョン情報を出力データに反映する複数の読み出しインバージョン部と、前記インバージョンバスから伝達された前記書き込みインバージョン情報を入力データに反映する複数の書き込みインバージョン部とを備える。 - 特許庁

The semiconductor memory device is provided with a semiconductor substrate 1, an interlayer insulating film 4 formed on the semiconductor substrate 1, a first electrode 9 formed on the film 4, a first ferroelectric film 10 formed on the first electrode 9, a second electrode 11 formed on the film 10, a second ferroelectric film 12 formed on the second electrode 11, and a third electrode 13 formed on the film 12.例文帳に追加

半導体基板１と、この半導体基板１上に形成された層間絶縁膜４と、この層間絶縁膜４上に形成された第１電極９と、この第１電極９上に形成された第１強誘電体膜１０と、この第１強誘電体膜１０上に形成された第２電極１１と、この第２電極１１上に形成された第２強誘電体膜１２と、この第２強誘電体膜１２上に形成された第３電極１３とを有する半導体記憶装置である。 - 特許庁

The nonvolatile memory device includes at least one semiconductor layer 105, a plurality of control gate electrodes 150 recessed and disposed inside the semiconductor layer 105, a plurality of charge storage layers 130 interposed between the plurality of control gate electrodes 150 and the semiconductor layer 105, and at least one first auxiliary electrode 170a and at least one second auxiliary electrode 170b capacitively coupled with the semiconductor layer 105, respectively.例文帳に追加

少なくとも一つの半導体層１０５と、半導体層１０５の内部にリセスされて配された複数の制御ゲート電極１５０と、複数の制御ゲート電極１５０と半導体層１０５との間に介在された複数の電荷保存層１３０と、複数の制御ゲート電極１５０を介して相互反対側に配され、半導体層１０５にそれぞれ容量結合された少なくとも一つの第１補助電極１７０ａ，及び少なくとも一つの第２補助電極１７０ｂと、を備える。 - 特許庁

The error correcting device 15 is provided with a formatter block 151, demodulating data which is read from a recording medium, a buffer memory 13 storing demodulated data, a composite syndrome calculation block 153 determining the guarantee condition of demodulated data, a PRE-EDC block 154 and a demodulation error flag register 155, a syndrome calculation block 156 which conducts syndrome calculation on demodulated data and an error correction block 157 correcting the error of demodulated data.例文帳に追加

記録媒体から読み出されたデータを復調するフォーマッタブロック１５１と、復調されたデータを格納するバッファメモリ１３と、前記復調されたデータの保証条件を判定する複合シンドローム計算ブロック１５３、ＰＲＥ−ＥＤＣブロック１５４および復調誤りフラグレジスタ１５５と、復調されたデータに対してシンドローム計算を行うシンドローム計算ブロック１５６と、復調されたデータに誤り訂正を行う誤り訂正ブロック１５７とを少なくとも備えた誤り訂正装置１５。 - 特許庁

At the time of performing the application program, the processor stores a part of the data stored in the storage device in the hot routine memory first of all.例文帳に追加

本発明のマイクロプロセッサシステムは、プロセッサとプロセッサに連結され、プロセッサにより実行されるアプリケーションプログラムに必要なデータを格納する記憶装置と、プロセッサにより制御されて、アプリケーションプログラム実行時、記憶装置に格納されたデータのうちの一部を予め格納するホットルーチンメモリ及びホットルーチンメモリに格納されたデータに対して記憶装置とホットルーチンメモリとの間のアドレス変換情報を含むホットルーチンアドレス変換テーブルとを含み、プロセッサはアプリケーションプログラムの実行時、まず記憶装置から一部のデータをホットルーチンメモリに格納することを特徴とする。 - 特許庁

Therefore, the memory device 4 can store, in addition to the operation judging program, a monitor program for deciding the true or false state of the operation program, with sum check and the operation judgment is stopped, when the monitor program detects a fault in the operation decision program.例文帳に追加

電力系統の入力電流・電圧を所定のサンプリング周波数でサンプルホールドした後、ディジタル値に変換するアナログディジタル変換器を含む入力回路２と、この入力回路２から出力されたディジタル信号を動作判定プログラムを用いて所定の演算処理を行う演算処理回路３と、動作判定プログラムを含む各種プログラムを記憶しておくメモリ装置４と、前記演算処理回路３の演算処理結果を受け、外部に出力する出力回路５とからなるディジタル形保護継電器において、前記メモリ装置４には、前記動作判定プログラムの他に、この動作判定プログラムをサムチェックにより正偽判定する監視プログラムをも記憶させ、この監視プログラムが動作判定プログラムの異常を検出した場合、動作判定を中止させるようにした。 - 特許庁