「memory device」に関連した英語例文の一覧と使い方(493ページ目) - Weblio英語例文検索

To the positional information management device, an identifier of an object to be managed newly stored in the space is input, and a storage position of the object indicated by the input identifier is input on a display area, the input identifier is coordinated with storage position information depending on input storage positions to be recorded in the positional information memory part as a storage position of the stored object to be managed.例文帳に追加

そして、位置情報管理装置は、スペースに新たに保管される管理対象物の識別子が入力され、入力された識別子によって示される管理対象物の保管位置が表示領域上で入力され、入力された識別子と、入力された保管位置に応じた保管位置情報と、を対応付けて、保管済みの管理対象物の保管位置として位置情報記憶部に記録する。 - 特許庁

It is determined whether the first random number extracted by the first random number extraction means coincides with the number stored in a prize lottery winning number memory part 352 and when both coincides, a control microcomputer 81 having a function as the first prize display control means displays a prize stored in a lottery winning image ROM 351 at a given position of a liquid crystal display device 5 (performance display means).例文帳に追加

第１の乱数抽出手段により抽出された第１の乱数と景品当籤番号記憶部３５２に記憶された番号とが一致している否かを判定し、一致していた場合には、第１の景品表示制御手段としての機能を有する制御マイコン８１は、液晶表示装置５（演出表示手段）の所定の位置に、当籤画像ＲＯＭ３５１に記憶された景品の表示を行う。 - 特許庁

The storage device is provided with a channel control part for receiving a data input/output request, a cache memory for storing data, a disk control part for performing a data input/output processing, and a plurality of disk drives for storing data and constituted so that at least two or more disk drives perform data input/output to/from the disk control part at communication speeds different from each other.例文帳に追加

データ入出力要求を受信するチャネル制御部と、データを記憶するためのキャッシュメモリと、前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と、データを記憶するための複数のディスクドライブとを備え、少なくとも２以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行うストレージ装置に関する。 - 特許庁

This device has a comparative means for comparing a content registered in a cache memory with a content referred to at present, a priority calculating means for calculating the priority of the order of ensuring the band, a band ensuring means ensuring the band left for the user in reference to the calculated priority and the band requested by the content, and a content acquisition means for acquiring the content by the use of the ensured band.例文帳に追加

キャッシュメモリに登録されているコンテンツと、現在参照しているコンテンツとを比較する比較手段と、帯域を確保する順番の優先度を計算する優先度計算手段と、上記計算された優先度と、コンテンツが要求する帯域とを参照し、ユーザに残された帯域を確保する帯域確保手段と、上記確保された帯域を使用し、コンテンツを取得するコンテンツ取得手段とを有する。 - 特許庁

The device includes a data extractor to extract the medical image data of subjects B and D, which are not yet stored in a hard disk drive 6 within the prescribed period of time, from among those whose medical image data are stored in the hard disk drive 6, as the subjects whose data are to be stored in a transportable storage medium M inserted into a memory regenerator 8.例文帳に追加

医用画像に関するデータがハードディスクドライブ６に記憶された被検体のうち、前記医用画像に関するデータが記憶再生装置８に挿入された可搬型記憶媒体Ｍに記憶される対象となる被検体として、所定の期間内に前記ハードディスクドライブ６への医用画像に関するデータの記憶が行なわれていない被検体Ｂ及び被検体Ｄを抽出する抽出部を備えることを特徴とする。 - 特許庁

A memory 21 stores a TS signal with a structure, where packets by a plurality of channels are arranged and a PID extract circuit 26 extracts a PID added to each packet at the same time, a PID comparator circuit 27 compares the PID with a PID instructed externally and informs a changeover controller 28, which applies switching control to an output changeover device 24 by each packet period, about the result of comparison.例文帳に追加

複数チャンネル分のパケットを配列させた構造を成すＴＳ信号をメモリ２１に格納し、同時に、ＰＩＤ抽出回路２６によって各パケットに付加されたＰＩＤを抽出し、これらＰＩＤと、外部から指示されたＰＩＤとをＰＩＤ比較回路２７によって比較し、この比較結果を出力切替器２４をパケット周期毎に切替制御する切替制御器２８に通知する。 - 特許庁

The semiconductor memory device capable of performong a fast operation is provided with: a redundancy replacement discriminating circuit chain; a pseudo redundancy replacement discriminating circuit chain having almost the same delay time as the redundancy replacement discriminating circuit chain; and the redundancy replacement discriminating circuit operated with a minimum margin by outputting the redundancy discriminated result of the redundancy replacement discriminating circuit chain by an output of the pseudo redundancy replacement discriminating circuit chain.例文帳に追加

リダンダンシ置換判定回路チェーンと、リダンダンシ置換判定回路チェーンと略同一の遅延時間を有する擬似リダンダンシ置換判定回路チェーンとを設け、擬似リダンダンシ置換判定回路チェーンの出力によりリダンダンシ置換判定回路チェーンのリダンダンシ判定結果を出力することで最小のマージンで動作するリダンダンシ置換判定回路、及びこれを備え高速動作可能な半導体記憶装置が得られる。 - 特許庁

To provide a process cartridge capable of providing a stable picture quality by absorbing the individual difference of the cartridge by storing timing information for changing various process conditions while using a memory medium and by changing the process conditions together with use information accumulated with the use of the cartridge, a device, to and from which the process cartridge is freely attachable an detachable, and a system for forming electrophotographic image.例文帳に追加

メモリー媒体を用いて種々のプロセス条件を変化させるためのタイミング情報を記憶させ、カートリッジが使用されることに伴って累積された使用量情報と合わせてプロセス条件を変更することにより、カートリッジの個体差を吸収し安定した画質を提供することのできるプロセスカートリッジ、プロセスカートリッジが着脱自在とされる画像形成装置及び画像形成システムを提供する。 - 特許庁

This device is constituted having a memory 3 storing compressed music digital data, a decoder 6 expanding the digital data, a codec 9 converting the expanded digital data into analog data, a headphone connector 18 reproducing music from the analog data, an output part 14 outputting the analog data to other audio playback devices, and a casing shaped the same as a cassette tape used in ordinary audio playback devices.例文帳に追加

圧縮された音楽デジタルデータが格納された記憶装置３と、デジタルデータを伸長するデコーダ６と、伸長されたデジタルデータをアナログデータに変換するコーデック９と、アナログデータから音楽を再生するヘッドホン・コネクタ１８と、アナログデータを他のオーディオ再生装置に出力する出力部１４と、通常のオーディオ再生装置で使用されるカセットテープと同一形状の筐体とを有するように構成する。 - 特許庁

To provide a map retrieval device and a map retrieval method searching, even when a map retrieval method of the related art such as keyword retrieval cannot be used, and a user remembers what kind of stores or facilitates exists around the search object spot only in fragments, the search object spot depending on information for the fragmental memory, and displaying a peripheral map.例文帳に追加

本発明では、キーワード検索などの従来技術の地図検索方法を利用できない場合であって、検索対象スポットの周辺にどのような店や施設などが存在したかは断片的に記憶しているような場合に、前記断片的な記憶の情報を頼りに検索対象スポットを検索して、周辺地図を表示させることができる地図検索装置および地図検索方法を提供することを課題とする。 - 特許庁

The method is provided with steps of: providing a nonvolatile memory 5, a processing device 4, a calibration frame and an image sensor 2; using the calibration frame to calculate FPN data for each sensor; storing measured FPN data; extracting the FPN data for each picked-up picture; and applying the FPN data to each pixel of the picked-up picture in order to compensate the FPN.例文帳に追加

本方法は、不揮発性メモリ５、処理デバイス４、較正フレーム、およびイメージセンサ２を提供するステップと、較正フレームを使用してセンサごとにＦＰＮデータを導出するステップと、測定されたＦＰＮデータを記憶するステップと、撮像されたピクチャごとにＦＰＮデータを取り出すステップと、固定パターンノイズを補償するために、撮像されたピクチャの各ピクセルに対してＦＰＮデータを適用するステップとを備える。 - 特許庁

The method for controlling the display of the mobile communication terminal includes a step for allocating a screen output buffer to an internal memory, a step for structuring screen data in the screen output buffer when screen information is input from an external, and a step for directly reading the screen data from the screen output buffer and outputting it to the display device by a control part.例文帳に追加

移動通信端末機のディスプレイ制御方法は、内部メモリに画面出力バッファーを割り当てる段階と、外部から画面情報が入力されると、画面出力バッファーに画面データを構成する段階と、該構成された画面データの出力が要求されると、制御部が直接前記画面出力バッファーから画面データを読み出してディスプレイ装置に出力する段階と、を含んで行われる。 - 特許庁

The number fuses required for relief of all pair fault can be reduced by providing a logic of upper pair (or lower pair) to the IO selecting circuit and thereby a chip size can be reduced as much as in the semiconductor memory device using more IO lines or word lines.例文帳に追加

ヒューズ信号ＰＡＩＲがハイレベルの時は、共にローレベルであるヒューズ信号ＦＩＯ０とＦＩＯ１で活性化される一つのＩＯ選択信号ＩＯＳＥＬ６に対する上位ＩＯペアＩＯ７を選択するＩＯ選択信号ＩＯＳＥＬ７を活性化でき、ヒューズ信号ＰＡＩＲがローレベルの時はＩＯ選択信号ＩＯＳＥＬ６に対する下位ＩＯペアＩＯ５を選択するＩＯ選択信号ＩＯＳＥＬ５を活性化できる。 - 特許庁

To provide a method of forming an element isolation layer of a semiconductor memory device, capable of filling a fluid first insulating film on the bottom surface of a trench, forming a second insulating film, then performing a dry etching process and a wet etching process and reducing the amount of fluorine (F) included in the second insulating film while expanding the top width of the trench.例文帳に追加

本発明は、トレンチの底面に流動性の第１の絶縁膜を満たし、第２の絶縁膜を形成した後に乾式エッチング工程及び湿式エッチング工程を行ってトレンチの上部の幅を広げながら第２の絶縁膜に含まれるフッ素(Ｆ；fluorine；フローリン)の量を減少させることができる半導体メモリ素子の素子分離膜形成方法を提供することを可能にすることを目的としている。 - 特許庁

The apparatus is provided with a boosting circuit 100 boosting power source voltage, a semiconductor memory device 10 driven by boosted first internal voltage, and a voltage monitor circuit 200 monitoring the first internal voltage, the first internal voltage is dropped using a plurality of resistors connected in series, the first internal voltage is dropped within a voltage measuring range decided by a measuring tester, and voltage can be monitored.例文帳に追加

電源電圧を昇圧する昇圧回路１００と、昇圧された第一の内部電圧で駆動する半導体記憶装置１０と、第一の内部電圧をモニターする電圧モニター回路２００とを備え、複数の直列に接続された抵抗を用いて第一の内部電圧を降圧し、測定テスターによって決まる電圧測定範囲内に第一の内部電圧を降圧して電圧モニターすることが可能となる。 - 特許庁

The manufacturing method of the ferroelectric memory device constitutes a first region 324 having surface characteristics capable of allowing a material for forming at least one member of a first electrode 32, a ferroelectric film 34 and a second electrode 36 to be preferentially deposited, and a second region 326 having surface characteristics capable of allowing the material for forming at least one member comprising a capacitor to be more hardly deposited the first region 324.例文帳に追加

第１電極３２、強誘電体膜３４及び第２電極３６の少なくとも一部材を形成するための材料が優先的に堆積される表面特性を有する第１の領域３２４と、第１の領域３２４に比較してキャパシタ部分を構成する少なくとも一部材を形成するための材料が堆積され難い表面特性を有する第２の領域３２６と、を形成する。 - 特許庁

A manufacturing method of a nonvolatile semiconductor memory device of an embodiment includes: a step of forming a lower electrode on a semiconductor substrate 9; a step of forming a variable resistance layer 11 containing a carbon nanotube on the lower electrode; an irradiation step of irradiating the variable resistance layer with an electron beam or a photon beam; and a step of forming an upper electrode on the variable resistance layer after the irradiation step.例文帳に追加

実施形態の不揮発性半導体記憶装置の製造方法は、半導体基板９上に、下部電極を形成する工程と、前記下部電極の上にカーボンナノチューブを含む可変抵抗層１１を形成する工程と、前記可変抵抗層に電子線或いは光子線を照射する照射工程と、前記照射工程の後に、前記可変抵抗層の上に上部電極を形成する工程とを含む。 - 特許庁

To obtain a semiconductor storage device in which a conventional circuit easily prevents malfunction such as output noise and latch data break, output delay, etc., due to the data lines of a reading system from a pair of bit lines to an output buffer being influenced by the noise generated by the operation of a peripheral circuit without adding an unnecessary control circuit and an unnecessary layout for noise measurement and deterioration of a memory circuit.例文帳に追加

余分な制御回路やノイズ対策用の不要なレイアウトの追加、及びメモリ回路の性能を劣化させることなく、ビット線対から出力バッファまでの読み出し系のデータ線が、周辺回路の動作により引き起こされるノイズによって影響を受け、出力ノイズ、ラッチデータの破壊又は出力遅延といった誤動作を防止することが、既存の回路で容易にできる半導体記憶装置を得る。 - 特許庁

The discharge lamp lighting device 100 comprises a nonvolatile memory 3101 recording a cumulative lighting time of a discharge lamp; a power source ON/OF state detection circuit 340 detecting change from OFF to ON and change from ON to OFF of a power source; a discharge lamp state detection circuit 320 detecting whether the discharge lamp is installed or removed; and a microcomputer 3102 resetting the cumulative lighting time.例文帳に追加

放電灯点灯装置１００は、放電灯の累積点灯時間を記録する不揮発性メモリ３１０３と、電源のオフからオンへの変化と、オンからオフへの変化とを検出する電源オンオフ状態検出回路３４０と、放電灯が装着されているか抜去されているかを検出する放電灯状態検出回路３２０と、累積点灯時間をリセットするマイコン３１０２とを備える。 - 特許庁

The retrieving device receives retrieval conditions including a combination of the text information elements and the input control type information elements, calculates the similarity of the retrieval conditions and each content part information group in the memory resource based on the retrieval conditions and each text information element and input control type information element in each content part information group, and displays the information regarding a content part candidate based on the calculated similarity.例文帳に追加

検索装置が、テキスト情報要素と入力コントロール種類情報要素との組合せを含んだ検索条件の入力を受け、その検索条件と記憶資源内の各コンテンツ部品情報グループとの類似度を、該検索条件と各コンテンツ部品情報グループ内のそれぞれのテキスト情報要素及び入力コントロール種類情報要素に基づいて算出し、コンテンツ部品候補に関する情報を算出された類似度に基づいて表示する。 - 特許庁

The input termination control device of a semiconductor memory is constituted of an input termination for matching impedance when a signal is received at a transmission line, a test circuit receiving an input termination-off instruction and an off-release-instruction and outputting the input termination off-control signal, and first and second switch performing switching-on-off by the input termination on-off control signal of the test circuit.例文帳に追加

半導体メモリの入力ターミネーション制御装置において、伝送ラインに信号が受信されるときにインピーダンスをマッチングさせるための入力ターミネーションと、外部からテスト入力ピンを通して入力ターミネーションオフ命令及びオフ解除命令を受けて前記入力ターミネーションオン・オフ制御信号を出力するテスト回路と、前記テスト回路の入力ターミネーションオン・オフ制御信号によりスイッチングオン・オフする第１及び第２スイッチと、から構成される。 - 特許庁

To provide a printing control unit for directly obtaining external character data from an alternatively determined server device responding to a predetermined protocol to utilize the obtained desired external character data to efficiently perform printing processing and enabling the unitary control of external character data utilizable as printing resources while alternatively determining the obtaining destination of the utilizable external character data, a data processor, a printing system, a data obtaining method and a memory medium.例文帳に追加

外字データを所定のプロトコルに応答する一意に決定されるサーバ装置より直接取得して、取得した所望の外字データを利用して印刷処理を効率良く行うことを可能とすることで、印刷資源として利用可能な外字データの取得先を一意に決定しつつ、利用可能な外字データを一元管理すること等を可能とした印刷制御装置、データ処理装置、印刷システム、データ取得方法及び記憶媒体を提供する。 - 特許庁

The controller 50 includes a memory 60 on which a universal register R, previously stored key parameters P1 and the received key breaker personality parameters P2 are stored, and components to execute trip protection when at least one of a current and a voltage within the circuit breaker device 1 exceeds a respective predetermined threshold as defined by the previously stored key parameters P1 and the key breaker personality parameters P2.例文帳に追加

当該コントローラ５０は、汎用レジスタＲと、予め記憶された主要パラメータＰ１と、受信した当該主要遮断器パーソナリティパラメータＰ２を記憶するメモリ６０と、当該回路遮断装置１内の電流および電圧の少なくとも一方が、予め記憶された当該主要パラメータＰ１と受信した当該主要遮断器パーソナリティパラメータＰ２とによって規定される各既定閾値を上回る場合に、トリップ保護を実行するための構成部品とを含む。 - 特許庁

The memory lock system of microelectronics includes: a computer interface for performing connection to an external computer; a biometric interface receiving biometric data input to a biometric sensor by a user; a controller connected to the biometric interface and the computer interface; a biometric data storage device for storing the raw and/or processed biometric data; and a large-capacity storage element for storing accessed data.例文帳に追加

マイクロ電子工学のメモリロックシステムは、外部のコンピュータに接続するためのコンピュータ・インタフェースと、バイオメトリック・センサに接続されて、ユーザがバイオメトリック・センサに入力するバイオメトリック・データを受信するように構成されたバイオメトリック・インタフェースと、バイオメトリック・インタフェースとコンピュータ・インタフェースに接続された制御装置と、生の、および/または、処理されたバイオメトリック・データを保存するためのバイオメトリック・データ記憶装置と、アクセスされるデータを保存するための大容量記憶素子を含む。 - 特許庁

A method for programming the semiconductor memory device includes the steps of: charging at least one inhibit string channel connected to a program bit line among a plurality of bit lines and at least one channel among inhibit strings connected to an inhibit bit line, to a precharge voltage supplied to a common source line; and boosting the precharged channel by supplying a word line voltage to a plurality of cell strings.例文帳に追加

本発明による半導体メモリー装置のプログラム方法は、複数のビットラインの中でプログラムビットラインに連結される少なくとも１つのインヒビットストリングのチャンネルと、インヒビットビットラインに連結されるインヒビットストリングの中で少なくとも何れか１つのチャンネルとを共通ソースラインに供給されるプリチャージ電圧に充電する段階と、ワードライン電圧を複数のセルストリングに供給してプリチャージされたチャンネルをブースティングさせる段階と、を有する。 - 特許庁

The data storage device 300 has at least electronic components including memory components 81, 82 storing information, and connection terminals 42, 43 transmitting information, wherein the electronic components include a heat generating electronic component P which generates heat by itself, and are accommodated in a housing 31 preventing mechanical access from the outside, and one of the electronic components includes a heat radiator 45 partially exposed to the outside of the housing 31.例文帳に追加

少なくとも、情報を記憶するメモリー部品８１，８２を含む電子部品と、情報の伝達を行う接続端子４２，４３と、を備えるデータ記憶装置３００であって、前記電子部品は、自己発熱する発熱電子部品Ｐを含むとともに、外部からの機械的アクセスが防止される筐体３１に収容されており、前記電子部品のいずれかは、前記筐体３１の外部に一部が露出する放熱器４５を備えている。 - 特許庁

In an electrophoretic display device having an electrooptical material layer having a memory property which is disposed between a pair of substrates, transistors belonging to a first display section are individually driven to easily and rapidly perform predetermined image display on the first display section by inputting predetermine potential to scanning lines and data lines belonging to the first display section via a scanning line and a data line driving circuits respectively connected thereto.例文帳に追加

一対の基板間に記憶性を有する電気光学物質層を備えた電気泳動表示装置であって、第１の表示部に属する走査線及びデータ線に対して、これらにそれぞれ接続する走査線駆動回路及びデータ線駆動回路を介して所定の電位を入力することにより、第１の表示部に属するトランジスタを個別に駆動し、容易且つ迅速に第１の表示部に所定の画像表示を行う。 - 特許庁

The network device which transmits the transmission data by a redundant hierarchical digital synchronization network by using a virtual concatenation system includes a means for monitoring the differential delay between paths of the transmission data which is divided by the virtual concatenation system, and a means for operating a protection switch in the direction of decreasing the differential delay of the path when the differential delay exceeds the allowable differential delay of the differential delay absorption memory.例文帳に追加

伝送データを、冗長化した階層デジタル同期網によりバーチャルコンカチネーション方式を用いて伝送するネットワーク装置であって、バーチャルコンカチネーション方式により分割された前記伝送データのパス間の遅延差を監視する手段と、前記遅延差が遅延差吸収メモリに許容される遅延差を超える値になった場合に、該当するパスにつき前記遅延差が減少する方向にプロテクションスイッチを動作させる手段とを備える。 - 特許庁

The non-volatile semiconductor memory device includes a semiconductor substrate 1 on which a first diffusion region 2 and a second diffusion region 3 are formed separately from each other, a first insulating layer 4 formed on the semiconductor substrate 1, a charge storage layer 5 formed on the first insulating layer 4, a second insulating layer 6 formed on the charge storage layer 5, and a gate electrode 7 formed on the second insulating layer 6.例文帳に追加

本発明に用いられる不揮発性半導体記憶装置は、第１の拡散領域２および第２の拡散領域３が離間して形成された半導体基板１と、半導体基板１上に形成された第１の絶縁層４と、第１の絶縁層４上に形成された電荷蓄積層５と、電荷蓄積層５上に形成された第２の絶縁層６と、第２の絶縁層６上に形成されたゲート電極７と、を有する。 - 特許庁

A document distribution device 10 converts a page of a document requested from a user at a browsing request source into a predetermined format to be distributed, determines the page which is predicted that a browsing request is made later from the user by comparing the browsing tendency for every page constituting the document with the browsing tendency of the user, converts the determined page into a predetermined format prior to the browsing request to the page to be held in a memory.例文帳に追加

文書配信装置１０は、閲覧要求元のユーザから要求された文書のページを所定の形式に変換して配信するとともに、ユーザから後に閲覧要求されることが予測されるページを、文書を構成するページごとの閲覧傾向とユーザの閲覧傾向とを比較して決定し、この決定したページを、そのページに対する閲覧要求に先行して所定の形式に変換して記憶手段に保持する。 - 特許庁

A condition judging means 14 of this elevator control device judges whether an elevator unit selecting input signal for selecting the elevator unit entered from a hall call button 12 through a signal receiving means 13 meets the unit selecting condition data stored in a memory means 15, and when identical, a communication control means 16 enables the communication with the wireless console 17.例文帳に追加

条件判定手段１４は、エレベータのホール呼びボタン１２から受信手段１３を介して入力されたエレベータ号機を選択するための号機選択入力信号が、記憶手段１５に記憶された号機選択条件データと一致するか否かを判定し、号機選択入力信号と記憶手段１５に記憶された号機選択条件データとが一致するときは、通信制御手段１６は無線コンソール１７との通信を可能とする。 - 特許庁

A timing for rising and falling of a reference clock outputted simultaneously with data read from a semiconductor device is read by plural signal reading circuit sampling acting with strobe pulse consisting of polyphase pulse having slight phase difference, and the timing for rising and falling of the reference clock is prescribed by a phase number of the polyphase pulse detecting a changing point, and the phase number is memorized by a memory 32.例文帳に追加

被試験半導体デバイスから読み出されるデータと共に出力される基準クロックの立上り又は立下りのタイミングをわずかずつ位相差が与えられた多相パルスで構成されたストローブパルスでサンプリング動作する複数の信号読取回路で読み取り、その変化点を検出した多相パルスの相番号により基準クロックの立上り又は立下りのタイミングを規定すると共に、この相番号をメモリ３２に記憶する。 - 特許庁

An arithmetic processing unit 17 executes the SDK management application program 102, requests a development application program according to the program 102 when an SKD 41 installed to a terminal device 2 has a valid license code corresponding to the license of the program 102, and acquires the development application program from an SDK platform 61 by the SDK 41 to install it to the memory 16.例文帳に追加

演算処理装置１７は、ＳＤＫ管理アプリケーションプログラム１０２を実行し、当該ＳＤＫ管理アプリケーションプログラム１０２のライセンスに対応する正当なライセンスコードを、端末装置２にインストールされているＳＤＫ４１が有する場合には、管理アプリケーションプログラム１０２に従って、開発アプリケーションプログラムを要求し、ＳＤＫ４１によるＳＤＫプラットホーム６１から、その開発アプリケーションプログラムを取得し記憶装置１６にインストールする。 - 特許庁

The memory controller controlling access to the storage device having a storage area detects the defective area incapable of storing data included in the storage area, stores defective information including address information of the detected defective area into a predetermined storage area, and writes the data written to the defective area into a storage area except the defective area based on the defective information stored in the predetermined storage area.例文帳に追加

記憶領域を有する記憶装置へのアクセスを制御するメモリ制御装置であって、前記記憶領域に含まれる、データの格納が不可能な不良領域を検出し、検出された不良領域のアドレス情報を含んだ不良情報を所定の記憶領域に記憶し、前記不良領域への書込みが実行されたデータを、所定の記憶領域に記憶された不良情報に基づき、不良領域以外の記憶領域に書込む。 - 特許庁

This device is provided with a clock part outputting a present time signal, a trigger control part changing the trigger condition with respect to monitoring power waveform data in accordance with time which is previously set, a trigger detection part detecting whether monitoring power waveform data inputted through an A/D converter satisfies the trigger condition or not and a waveform memory detecting that data satisfies the trigger condition and storing monitoring power waveform data.例文帳に追加

現在時刻信号を出力する時計部と、予め設定された時刻に応じて監視電源波形データに対するトリガ条件を変更するトリガ制御部と、Ａ／Ｄ変換器を介して入力される監視電源波形データがトリガ条件を満たしているか否かを検出するトリガ検出部と、トリガ条件を満たしていることを検出して監視電源波形データを記憶する波形メモリ、とで構成されたことを特徴とするもの。 - 特許庁

The synchronous semiconductor memory device includes a column play decoder play-decoding a column address signal, a column main decoder which drives selectively a column selection line in accordance with the play-decoded column address signal and coupled to the column selection line, and a controller controlling the column play-decoder synchronously with the reference clock signal and controlling all of enable timing and disable timing of the column selection line.例文帳に追加

同期形半導体メモリ装置において、カラムアドレス信号をプレーディコーディングするカラムプレーディコーダと、前記プレーディコーディングされたカラムアドレス信号に応じてカラム選択ラインを選択的に駆動させるためのカラム選択ラインＣＳＬと連結されたカラムメーンーディコーダと、前記基準クロック信号に同期して前記カラムプレーディコーダを制御して前記カラム選択ラインの活性化及び非活性化タイミング全てを制御するための制御器とを含むことを特徴とする。 - 特許庁

The CPU 100 includes a display control circuit 120 for controlling the display of the liquid-crystal monitor 120; a computing circuit 104 for performing computations for the search of a necessary database and other purposes; an input device control circuit 106 for newly setting or changing the relationship between dictionary functions and keys on the keyboard 130; and a memory control circuit 108 for controlling the RAM 140 and the ROM 150.例文帳に追加

ＣＰＵ１００は、液晶モニタ１２０における表示を制御するための表示制御回路１０２と、必要なデータベースの検索その他の演算を行うための演算回路１０４と、辞書の機能とキーボード１３０上の各キーとの関連付けを新たに設定あるいは変更するための入力装置制御回路１０６と、ＲＡＭ１４０およびＲＯＭ１５０を制御するためのメモリ制御回路１０８とを含む。 - 特許庁

This content reproducing device has a contents related data storing means for storing the data relating to the contents stored in the memory medium and having a radio communicating means, a contents related data acquiring means to acquire the data relating to the contents by communicating with the content related data storing means, and a content related data output means to process the data relating to the acquired contents for display and output.例文帳に追加

記憶媒体に記憶されたコンテンツに関連するデータを記憶し、無線通信手段を備えるコンテンツ関連データ記憶手段と、無線通信手段を備え、コンテンツ関連データ記憶手段と無線通信を行って前記コンテンツに関連するデータを取得するコンテンツ関連データ取得手段と、取得されたコンテンツに関連するデータを表示用に加工して出力するコンテンツ関連データ出力手段とを備えるように構成する。 - 特許庁

The virtual ALPG transmission type semiconductor test device has virtual ALPG function and real ALPG memory test function, in which a virtual ALPG operated on a hardware simulator and a real ALPG attained on hardware have the function of generating pattern at the same time by interpreting a test program although the real time is differed from each other and generate test patterns for a DUT designated by the program with a designated content at a designated speed.例文帳に追加

仮想ＡＬＰＧ機能と実ＡＬＰＧメモリテスト機能を具備し、ハードウェアシミュレータ上で動作する仮想ＡＬＰＧとハードウェアで実現する実ＡＬＰＧが、実時間は異なるが、テストプログラムを解釈し、プログラムの指定するＤＵＴに対するテストパターンを指定された内容で、指定された速度で発生して、仮想ＡＬＰＧと実ＡＬＰＧが同タイミングでパターンを発生する機能を有する仮想ＡＬＰＧ透過型半導体テスト装置とする。 - 特許庁

A digital information display device displaying advertisement contents includes: a transmission/reception unit for receiving contents of advertisements from a server; a memory unit for temporarily storing the advertisement contents received via the transmission/reception unit and consumer information; a display unit for displaying the advertisements; a RFID module for confirming information of a user card to impart a predetermined profit to the user card; and a microcomputer for controlling these units and module.例文帳に追加

広告のコンテンツを表示するデジタル情報ディスプレイ装置において、サーバから広告コンテンツを受信するための送受信部；前記送受信部を介して受信された広告コンテンツと消費者情報とを一時的に記憶するメモリ部；前記広告を表示するためのディスプレイ部；使用者カードの情報を確認し、前記使用者カードに所定の利益を提供するＲＦＩＤモジュール；これらの制御をするマイクロコンピュータ；を含む。 - 特許庁

This device is provided with plural word lines, plural bit lines, plural cells, a memory cell array consisting of plural cell blocks provided with plural cell power lines supplying power source voltage to the cells, plural row decoders, and plural cell power relieving circuit cutting off selectively only connection of a cell power line supplying power source line to the defective cell and a power source when a defective cell in which standby current failure occurs exists.例文帳に追加

複数個のワードラインと、複数個のビットラインと、複数個のセルと、前記セルに電源電圧を供給する複数個のセルパワーラインを具備した複数個のセルブロックとからなるメモリセルアレイと、複数個のローデコーダー回路と、スタンバイ電流不良が発生した不良セルが存在する場合、前記不良セルに電源電圧を供給するセルパワーラインと電源との間のみを選択的に遮断する複数個のセルパワー救済回路とを備える。 - 特許庁

In the error correcting method for the data storage device to repeatedly perform the error correction of SEU of a volatile memory 2 with a prescribed cycle, error rate is enhanced while enabling follow-up to changes in intensity of the radioactive rays by statistically measuring error generation quantity, shortening the prescribed cycle when the measured error generation quantity is increased and setting the prescribed cycle longer when the measured error generation quantity is reduced.例文帳に追加

揮発性メモリ２のＳＥＵ誤り・訂正を所定の周期で繰り返し行なうデータ記憶装置の誤り訂正方法であり、誤り発生量を統計的に測定し、測定された誤り発生量が増加する場合には所定の周期を短縮し、測定された誤り発生量が減少する場合には所定の周期を長く設定することにより、放射線強度の変化に追従を可能としつつ誤り率を向上させている。 - 特許庁

Dynamic software version selection further comprises logic in a loader component 106 that determines to load a library from a binding component 108 into memory 110 of a processing device, and selecting by the loader component 106 a desired version of a requested library, where the desired version of the library is selected from at least two versions of a library associated with the binding component 108 of the binding library 104.例文帳に追加

動的ソフトウエア・バージョン選択は、バインディング・コンポーネント１０８から処理デバイスのメモリ１１０中にライブラリをロードする決定を行う、ローダ・コンポーネント１０６中のロジックと、要求されたライブラリの望ましいバージョンをローダ・コンポーネント１０６によって選択することとをさらに含み、ライブラリの望ましいバージョンは、バインディング・ライブラリ１０４のバインディング・コンポーネント１０８に関連付けられたライブラリの少なくとも２つのバージョンから選択される。 - 特許庁

This data compensating device 10 includes the memory 22 for arithmetic operation in which development coefficient arrangement data 32 and basis function arrangement data 36 as arithmetic results of each of a development coefficient and a basis function to orthogonally develop a polynomial or higher degree for correcting inputted data are stored, and an arithmetic operation part 20 for correcting the inputted data by using the development coefficient arrangement data 32 and the basis function arrangement data 36.例文帳に追加

本発明のデータ補正装置１０は、入力データの補正を行うための高次多項式を、直交展開するための展開係数及び基底関数のそれぞれの演算結果である展開係数配列データ３２及び基底関数配列データ３６が記憶された演算用メモリ２２と、展開係数配列データ３２及び基底関数配列データ３６を利用して入力データの補正を行う演算部２０と、を含む。 - 特許庁

When HDD firmware for update transferred, for example, from a host computer 13 is received by a host I/F 20 and stored in a buffer area of a program memory 25, a CPU 23 in the disk controller 11 specifies an HDD to be the object of firmware update according to update object disk device information attached to the firmware and stores the HDD firmware for update in a firmware storage area 26 of the HDD.例文帳に追加

ディスク制御装置１１内のＣＰＵ２３は、例えばホスト計算機１３から転送された更新用のＨＤＤファームウェアがホストＩ／Ｆ２０で受信されて、プログラムメモリ２５のバッファ領域に格納されると、当該ファームウェアに付されている更新対象ディスク装置情報に従って、ファームウェア更新の対象となるＨＤＤを特定し、そのＨＤＤのファームウェア保存領域２６に更新用のＨＤＤファームウェアを保存する。 - 特許庁